首页> 外国专利> A METHOD FOR FORMING A VERTICAL NANOWIRE OR NANOSHEET FIELD-EFFECT TRANSISTOR

A METHOD FOR FORMING A VERTICAL NANOWIRE OR NANOSHEET FIELD-EFFECT TRANSISTOR

机译:形成垂直纳米线或纳米片场效应晶体管的方法

摘要

According to an aspect of the present inventive concept there is provided a method for forming a semiconductor device comprising vertical channel field-effect transistor, FET, devices, the method comprising:forming on a substrate a plurality of semiconductor structures (110) protruding vertically from a lower source/drain semiconductor layer (112) of the substrate (102), further comprising a channel portion (114) and an upper source/drain portion (116) thereon, the semiconductor structures being arranged in an array having a plurality of rows and columns;between at least a subset of the rows, etching metal line trenches (126) parallel to the rows;forming metal lines (132) in the metal line trenches for contacting the lower source/drain layer;forming gate structures (134) enclosing semiconductor structure channel portions (114) located above the lower source/drain layer (112); andforming upper source/drain metal contacts (142) on semiconductor structure upper source/drain portions (116) located above the channel portions (114).
机译:根据本发明构思的一方面,提供了一种用于形成包括垂直沟道场效应晶体管FET器件的半导体器件的方法,该方法包括:在衬底上形成从衬底(102)的下部源/漏半导体层(112)垂直突出的多个半导体结构(110),还包括沟道部分(114)和上部源/漏部分(116)在其上,半导体结构以具有多个行和列的阵列布置;在至少所述行的子集之间,蚀刻平行于所述行的金属线沟槽(126);在金属线沟槽中形成金属线(132)以接触下部源/漏层;形成包围位于下部源/漏层(112)上方的半导体结构沟道部分(114)的栅极结构(134);和在位于沟道部分(114)上方的半导体结构的上部源极/漏极部分(116)上形成上部源极/漏极金属触点(142)。

著录项

  • 公开/公告号EP3718962A1

    专利类型

  • 公开/公告日2020-10-07

    原文格式PDF

  • 申请/专利权人 IMEC VZW;

    申请/专利号EP20190166609

  • 申请日2019-04-01

  • 分类号B82Y10;H01L29/06;H01L29/10;H01L29/417;H01L29/66;H01L29/775;H01L21/8234;H01L27/06;H01L27/092;

  • 国家 EP

  • 入库时间 2022-08-21 11:38:59

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号