具有时钟控制的等待状态的计算机系统

摘要

本发明是关于一种外围装置，适用于一处理器系统，其可产生系统阶层的等待状态以暂时地停止提供至一处理器的时钟信号。此系统包括至少一外围装置、无等待认可的处理器、以及一时钟控制器。当外围装置尚未准备好处理一请求时，外围装置产生一等待信号，使时钟控制器对应选择性地关闭提供至处理器的时钟信号。依此方法，即使处理器并未提供任何专用的等待输入信号或接脚，处理器仍可藉由外围装置被置于等待状态一些时钟周期，直到处理器请求被外围装置处理完毕为止。