用于补偿分数N频率综合器中的量化噪声的电路

摘要

本发明涉及分数N频率综合器，公开了一种用于补偿分数N频率综合器中的量化噪声的电路，包括：PLL电路，将相位补偿信号锁定到参考相位的相位，其中相位锁定环路电路包括分频器和相位频率检测器；(ΣΔ)调幅和相位差计算器，耦合到分频器，通过累积之前所有的一段时间内分频器的输入和分频器的输出的差值，产生累积相位误差；数字控制延迟线，耦合到分频器以及SDM(ΣΔ调幅)和相位差计算器，并通过按延迟控制字倍增累积的相位误差，产生相位补偿信号；以及，相位频率检测器还通过比较相位补偿信号和参考时钟，产生相位误差。通过本发明，可以抑制由SDM产生的量化噪声。