...
机译:利用失配补偿PFD / DAC结构的分数N频率合成器架构,可减少量化引起的相位噪声
Massachusetts Inst. of Technol., Cambridge, MA, USA;
frequency synthesizers; circuit simulation; network synthesis; compensation; phase detectors; delta-sigma modulation; phase noise; phase locked loops; fractional-N frequency synthesizer; mismatch compensated PFD/DAC structure; quantization-induced phase noise reduction; sigma-delta modulation; phase noise/bandwidth tradeoff; phase-frequency detector; cancellation DAC; gain matching; timing mismatch; fractional spur rejection; digital gain correction; phased-locked loops; PLL;
机译:利用失配补偿PFD / DAC结构的分数N频率合成器架构,可减少量化引起的相位噪声
机译:采用混合PFD / DAC结构的1-MHZ带宽3.6GHz0.18μmCMOS小数N合成器,可降低宽带相位噪声
机译:有关在具有数字delta-sigma调制器的分数 N I>频率合成器中消除PFD / CP工作点偏移策略的观点,以解决静电荷泵不匹配的问题
机译:采用混合PFD / DAC结构的双频段1.8 GHz / 900 MHz,750 kb / s GMSK发射机,可降低宽带相位噪声
机译:DeltaSigma小数N频率合成器的自适应相位量化噪声消除架构。
机译:关于PFD / CP操作点偏移策略的观察,用于用数字Delta-Sigma调制器对抗分数 - N i>频率合成器的静电电荷泵不匹配