单调动态－静态伪NMOS逻辑电路和形成逻辑门阵列的方法

摘要

单调动态-静态伪NMOS逻辑电路包括：具有时钟输入以及具有输出的动态逻辑电路，其中，当向时钟输入提供低时钟信号时，配置所述的输出以便将该输出预先配置为高电平；以及，具有互补时钟输入以及具有输出的静态逻辑电路，其中当向互补时钟输入提供较高值的互补时钟信号时，配置所述的输出以便将该输出预先设置为低电平。逻辑门阵列包括连接在一起的多个垂直超薄晶体管。