Fibre channel 64位并行加扰解扰器的FPGA实现方法

摘要

本发明提供了一种Fibre channel 64位并行加扰解扰器的FPGA实现方法。包括加扰实现方法及解扰实现方法。所述加扰实现方法是利用一个异或树和一个延迟单元实现64路并行的加扰。所述解扰实现方法是利用一个异或树和一个延迟单元实现64路并行的解扰。本发明提供了一种更高并行度的FPGA实现方案加扰实现方案：该方案采用一个异或树和一延迟单元实现64路并行的加扰。采用一个异或树和一延迟单元实现64路并行的解扰。本发明能更好的适应Fibre channel通信中高速率的要求。