一种能够进行静态参数测试的芯片IO端口电路

摘要

本发明公开一种能够进行静态参数测试的芯片IO端口电路，包括解码器单元、一组与输入端口一一对应的输入测试单元、一组与输出端口一一对应的输出测试单元、多级与门以及多级或门；在芯片的每个IO端口输出端上加入一个纯组合逻辑的输入测试单元,用来实现IO端口输出端的可观测性，各个输入测试单元的输出通过多级与门和多级或门互连，测试结果通过DGOUT0，DGOUT1端口观测；在每个IO端口输入端上插入纯组合逻辑的输出测试单元，用来实现IO端口输出端的可控制性；解码器单元用来产生每个IODC单元所需要的输入测试、输出测试、高阻、上下拉测试等子测试模式选择信号；本发明该结构具有很强的可实现性和可操作性，还可以测试IO的上拉、下拉及驱动能力等功能。