针对卷积神经网络硬件加速器的调试模块

摘要

本发明公开了一种针对卷积神经网络硬件加速器的调试模块，目的是增大定位准确性和降低调试难度。本发明由DRAM即动态随机存取存储器、FIFO即先进先出队列、读DRAM计数模块、写DRAM计数模块和数据对齐模块组成；写DRAM计数模块和读DRAM计数模块均是二进制计数器，DRAM是拥有写端口和读端口的双端口DRAM；数据对齐模块对读DRAM数据进行拼接和补零操作，得到写FIFO数据；FIFO是读写异步FIFO。DRAM的数据位宽和深度根据所需观测数据信号的位宽和数量设置，FIFO的数据位宽根据DDR的数据位宽设置，数据深度根据写FIFO数据的数量设置。本发明能够更加准确方便地定位问题位置，既增大定位准确性又降低调试难度。