一种支持非易失“与非”逻辑的三端忆阻器及实现方法

摘要

本发明公开了一种支持非易失“与非”逻辑的三端忆阻器及实现方法。本发明采用底电极、阻变层和顶电极形成MIM纳米堆垛结构，再覆盖绝缘调制层，在绝缘调制层上形成调制电极；只有在调制电极和顶电极同时施加高电压时，两个叠加电场共同作用，阻变层中的离子发生输运，形成局域的导电通道，导致电阻降低，由高阻态转变为低阻态，逻辑运算的结果通过电阻状态以非易失的形式存储在三端忆阻器当中，从而实现非易失“与非”逻辑功能；本发明中的非易失“与非”逻辑门实现仅需单个三端忆阻器，有利于提高非易失电路集成密度，降低逻辑级联的复杂度，并有利于降低电路的功耗。此外，本发明涉及的三端忆阻器制备工艺与传统CMOS工艺相兼容。