3D NAND混合键合工艺中补偿晶圆应力的方法

摘要

本发明提出一种3D NAND混合键合工艺中补偿晶圆应力的方法，包括：在3D NAND晶圆正面沉积光阻层；在3D NAND晶圆背面沉积的张力膜；然后除去所述光阻层，并执行3D NAND晶圆与CMOS芯片的键合，最后将所述3D NAND晶圆背面张力膜粗糙化去除。本发明的方法可使得3D NAND晶圆与COMS芯片之间的晶圆弓差控制在+/‑30微米之内，使得在键合时错位减小，错位控制在150nm之内，大大提高键合成功率。且在3D NAND晶圆的正面形成光阻层，避免了整个键合工艺过程中对于3D NAND晶圆的损坏。