具有屏蔽层的深耗尽型MOS晶体管及其方法

摘要

在硅衬底上制造的有效地设定阈值电压、控制短沟道效应并且控制过量的结泄漏的半导体晶体管结构可以包括具有源极和漏极结构的晶体管栅极。高掺杂的屏蔽区位置从衬底的表面向下嵌入竖直的距离。通过可以外延形成的基本未掺杂的沟道层，将高掺杂的屏蔽区与衬底的表面分开。源极/漏极结构可以包括高出衬底的表面源极/漏极延伸区。屏蔽区优选定位为位于源极/漏极区域和源极/漏极延伸部分之间的分界面处或者刚好位于分界面下方。晶体管栅极可以形成在硅衬底的表面水平的下方并且在源极/漏极结构的重掺杂部分的上方或下方。