首页> 中国专利> 形成电路化叠层结构和多层印刷电路板的方法及嵌入式电路结构

形成电路化叠层结构和多层印刷电路板的方法及嵌入式电路结构

摘要

形成薄型电路结构,包括导电电路轨迹、集总电感和集总电阻。第一层叠结构包括导电金属箔,其上有一层可嵌入绝缘材料。第二层叠结构包括导电金属箔,其一侧有一层电阻材料,电阻材料层的厚度薄于可嵌入绝缘材料层。电阻材料层电路化形成电阻块,两个结构被叠层到一起,使电阻块嵌入绝缘材料层中。金属箔层之一被电路化,来提供电路轨迹、可选电感绕组和电容极板。嵌入绝缘叠层中的金属箔为进一步加工结构提供支持。另一金属箔然后电路化,来提供电路轨迹等。一侧的轨迹与电阻材料块连接来提供电阻。

著录项

  • 公开/公告号CN1254162C

    专利类型发明授权

  • 公开/公告日2006-04-26

    原文格式PDF

  • 申请/专利权人 莫顿国际公司;

    申请/专利号CN00131872.1

  • 发明设计人 理查德·W·卡彭特;

    申请日2000-09-22

  • 分类号

  • 代理机构上海专利商标事务所有限公司;

  • 代理人范征

  • 地址 美国伊利诺斯州

  • 入库时间 2022-08-23 08:58:20

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2011-11-30

    未缴年费专利权终止 IPC(主分类):H05K 3/46 授权公告日:20060426 终止日期:20100922 申请日:20000922

    专利权的终止

  • 2006-04-26

    授权

    授权

  • 2002-09-18

    实质审查的生效

    实质审查的生效

  • 2001-07-11

    公开

    公开

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号