用LDMOS器件实现的电流采样电路

摘要

本发明公开了一种用LDMOS器件实现的电流采样电路，采样管和被采样管都为LDMOS器件，采样管设置在被采样管的中间区域，采样管的源区有效宽度由源区的N+区和栅极的接触宽度决定；在采样管的漏区漂移区中设置有耐压缓冲层，耐压缓冲层能够定义出和源区的有效部分对齐的有效漏区漂移区、同时不缩小整个漏区漂移区的环绕范围。本发明通过源区的有效宽度的缩小能提高电路的采样比，通过有效漏区漂移区和源区的N+区对齐的设置，能够使得采样管的源漏之间的寄生电阻和被采样管的源漏之间的寄生电阻成比例，能够高采样比的稳定性。本发明还能提高采样管和被采样管匹配度和稳定性，能减少电路占用面积并提高集成度。