具有位线泄漏控制的双阈值电压SRAM单元

摘要

在某些实施例中，本发明包括一个集成电路，该集成电路包括一条位线和一条位线#，多条字线，以及多个存储单元。该存储单元的每一个相应于字线之一条并且每一个包括分别连接在第一和第二存储结点之间的第一和第二通路晶体管，和位线及位线#，分别地相应的字线连接到第一和第二通路晶体管的栅极。存储单元包括交叉连接在第一和第二存储结点之间的第一和第二反相器，其中第一和第二通路晶体管每个具有比第一和第二反相器的晶体管更低的阈值电压。连接到字线的字线电压控制电路有选择性地控制该字线上的字线信号。在某些实施例中，字线电压控制电路认定用于相应于选择为读的一个存储器单元的一个所选择的字线的字线信号并欠驱动用于不相应于所选存储单元的字线的字线信号。