一种并行高速链路系统的快速时域仿真方法

摘要

本发明公开了一种并行高速链路系统的快速时域仿真方法，本发解决现有技术对于脉冲边沿不对称及器件非线性系统驱动器无法得到最坏码型和最坏眼图，对信号抖动参数的计算描述不明确，眼宽的计算精度不高的问题。本发明实现步骤是：(1)选用并行高速链路系统；(2)建立SPICE模型；(3)获得边沿响应信号(4)计算仿真阶数；(5)获得上升边和下降边向量(6)获得最坏码型序列向量；(7)获得预估的最坏眼图；(8)用步骤(2)建立的SPICE模型仿真最坏眼图；(9)获得预估精度的绝对误差。本发明能够得到精确的眼宽和抖动数据。