首页> 中国专利> 沟槽底部氧化物屏蔽以及三维P-本体接触区的纳米MOSFET

沟槽底部氧化物屏蔽以及三维P-本体接触区的纳米MOSFET

摘要

一种半导体功率器件包括一个形成在重掺杂层上的轻掺杂层。一个或多个器件形成在轻掺杂层中。每个器件都包括一个本体区、一个源极区、以及一个形成在轻掺杂区中相应的沟槽中的一个或多个栅极电极。每个沟槽的深度都在第一维度上,宽度在第二维度上,长度在第三维度上。本体区的导电类型与轻掺杂层和重掺杂层相反。源极区形成在上表面附近。一个或多个深接触区形成在沿一个或多个沟槽附近的第三维度的一个或多个位置处。接触区在第一方向上从上表面开始,延伸到轻掺杂层中,并与源极区电接触。

著录项

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2020-06-16

    专利权的转移 IPC(主分类):H01L29/78 登记生效日:20200527 变更前: 变更后: 申请日:20130129

    专利申请权、专利权的转移

  • 2016-09-28

    授权

    授权

  • 2016-09-28

    授权

    授权

  • 2013-09-11

    实质审查的生效 IPC(主分类):H01L29/78 申请日:20130129

    实质审查的生效

  • 2013-09-11

    实质审查的生效 IPC(主分类):H01L 29/78 申请日:20130129

    实质审查的生效

  • 2013-08-14

    公开

    公开

  • 2013-08-14

    公开

    公开

查看全部

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号