一种低导通电阻的中低压平面栅VDMOS器件

摘要

本实用新型涉及VDMOS器件技术领域，尤其涉及一种低导通电阻的中低压平面栅VDMOS器件及其制造工艺，该器件包括：包括N+型衬底、N‑型外延层、P型体区、栅极氧化层、多晶硅栅极、多晶硅栅注入窗口、低电阻区、N+有源区、P+有源区、介质层和源极金属。本新型所述的中低压平面栅VDMOS器件采用平面栅结构，在平面栅的多晶硅局部挖空作为注入窗口，能够在积累区和JFET区形成额外的低电阻区，并且在形成低电阻区域的同时仍保留JFET区域，从而使得器件不仅具备低导通电阻，而且耐压和抗冲击能力维持不变；同时由于平面栅的多晶硅面积减少，降低了寄生Cgd米勒电容的面积，又能达到降低器件开关损耗，提高开关频率的目的。