一种面向SRAM的抗SEU错误累积的控制器及方法

摘要

本发明公开了一种面向SRAM的抗SEU错误累积的控制器及方法，包括：寄存器组、访存信息生成电路、访存状态转移控制电路、校验码解码模块、rdata寄存器、多路选择器、EDAC编码模块、pdata寄存器、wdata寄存器。当处理器进行访问主存之外的其它操作时，由处理器的存储器控制器自主的对所有的存储单元进行遍历式的读→校验→回写操作，遍历式刷新操作以最基本的SRAM存储单元为单位，每当完成一个存储单元的刷新操作，刷新地址递增，控制状态机回到空闲态，重新检测处理器是否存在访存操作。本发明充分利用系统的空闲时间，在不影响处理器性能的基础上，避免了SRAM存储单元的SEU错误累积。