Native NMOS低压触发的用于ESD保护的SCR器件

摘要

本发明创造涉及一种Native NMOS低压触发的用于ESD保护的SCR器件。采用的技术方案是：包括P型衬底，P型衬底上设置N阱，在N阱上设有第一P+注入区和第一N+注入区，第一N+注入区临近N阱和P型衬底的交界处；在P型衬底上设有第二P+注入区和第二N+注入区，第二P+注入区临近N阱和P型衬底的交界处；第一P+注入区接阳极，第二N+注入区接阴极；Native NMOS源接第一N+注入区，Native NMOS漏接第二P+注入区，Native NMOS衬底接电路的Vss。本发明Native NMOS导通后，Native NMOS的导通电流充当SCR期间的触发电流，触发晶闸管SCR导通，晶闸管导通后，晶闸管电流导通大部分ESD 电流，从而实现了ESD保护。