一种用于大规模FPGA设计中的调试方法

摘要

本发明提供一种用于大规模FPGA设计的调试方法，主要目的是提供一种比较通用的调试的方法，从而节省FPGA原型调试的时间，提高FPGA原型调试时的效率。主要原理是设计出一个冗余的控制逻辑，主机端通过UART接口操作配置控制逻辑的相应寄存器，实现外部测试管脚选择连接到某个FPGA芯片内部待测信号。该方法结构简单，易于实现，通过一个外部测试管脚可以对FPGA芯片多个内部待测信号进行测试，可以在测试中自由选择某些FPGA芯片内部待测信号，而不需要提前设置信号分组。