改善的RF CMOS晶体管设计

摘要

描述了一种改善的RF CMOS晶体管设计。基本位于晶体管的有源区域上方的局部窄互连线均连接到源极端子或漏极端子。与局部互连线正交地布置源极和漏极端子，每个端子比局部互连线显著更宽。在范例中，局部互连线形成于第一金属层中，源极和漏极端子形成于一个或多个后续金属层中。