用于MEMS陀螺接口芯片的三阶积分器级联前馈ΔΣ-ADC

摘要

用于MEMS陀螺接口芯片的三阶积分器级联前馈ΔΣ‑ADC，涉及微机电系统MEMS陀螺接口及集成电路技术领域，总体而言，本发明提供了一种具有无局部负反馈级联积分器前馈结构的离散时间型ΔΣ‑ADC，该离散时间型ΔΣ‑ADC采用全差分输入、小信号输出单环单比特量化离散型三阶积分器级联前馈ΔΣ‑ADC结构，能够提高ΔΣ‑ADC的精度和线性度，且其舍弃了传统的输入到量化器通路，简化了电路，在保证高精度和稳定性的前提下既减小了电路面积开销以及非线性对SNR产生的负面影响，又能够有效地实现噪声整形，同时，无局部负反馈的级联积分器前馈结构还能够降低积分器中运算放大器的功耗和设计难度。

说明书

技术领域

本发明涉及面向MEMS陀螺接口专用芯片简化的三阶积分器级联前馈ΔΣ-ADC，属于微机电系统MEMS陀螺接口及集成电路技术领域。

背景技术

微机电系统(MEMS)陀螺仪是利用惯性动力原理检测和测量角速度的传感器，它常与加速度计一起构成惯性导航系统，不需要依靠全球定位系统(GPS)、对外界依赖性低、隐蔽性好，且具有体积小、重量轻、价格便宜、易于批量生产的特点，因而具有广泛的现实和潜在应用前景。在众多MEMS陀螺仪中，电容感应接口的陀螺仪具有更好的稳定性、更优的灵敏度和更低的温度依赖度，目前，陀螺信号的分析计算趋于数字化，然而信号在陀螺仪和数字芯片中分别以物理和数字形式传输，因此需要陀螺接口专用集成电路(ASIC)进行连接。ΔΣ-ADC具有高精度且易被实现的优势，是陀螺接口ASIC中不可或缺的一部分。

目前，应用于陀螺接口ASIC的ΔΣ-ADC大多对工艺偏差、环路延迟和时钟相位噪声之类的非理想效应较为敏感，需要额外设计数字噪声消除逻辑来消除级联之间的量化误差，电路结构较为复杂，并且电路非线性会对信噪比(SNR)产生负面影响，局部负反馈难以被精确实现，电路功耗较大。

发明内容

针对现有技术的不足，本发明提供一种面向MEMS陀螺接口专用芯片简化的三阶积分器级联前馈ΔΣ-ADC，在保证MEMS陀螺接口专用芯片中ADC精度与线性度的同时，降低电路的复杂度、功耗及面积开销。

为了实现上述目的，本发明采用如下技术方案：一种用于MEMS陀螺接口芯片的三阶积分器级联前馈ΔΣ-ADC，采用全差分输入、小信号输出单环单比特量化的离散型三阶积分器级联前馈ΔΣ-ADC结构，其包括第一求和节点、前馈因子a1、前馈因子a2、前馈因子a3、第二求和节点、量化器与DAC模块；

由增益因子c1和与其对应的开关、运算放大器构成的第一级积分器；

由增益因子c2和与其对应的开关、运算放大器构成的第二级积分器；

由增益因子c3和与其对应的开关、运算放大器构成的第三级积分器；

前馈因子a1、前馈因子a2、前馈因子a3与第二求和节点构成加法器；

第一求和节点、第一级积分器、第二级积分器、第三级积分器、第二求和节点、量化器依次连接；

量化器的输出接DAC模块，DAC模块的输出接第一求和节点，第一级积分器的输出接前馈因子a1，第二级积分器的输出接前馈因子a2，第三级积分器的输出接前馈因子a3，前馈因子a1、前馈因子a2、前馈因子a3的输出接第二求和节点；

模拟输入信号经采样后与DAC模块反馈回的量化器单比特流输出送入到第一级积分器作差再积分，再依次经过第二级积分器积分、第三级积分器积分，第一级积分器积分结果经前馈因子a1与第二级积分器积分结果经前馈因子a2及第三级积分器积分结果经前馈因子a3后相加求和，再送量化器量化并输出量化结果。

于本发明一实施例中，所述离散型三阶积分器级联前馈ΔΣ-ADC结构包括第一级SC积分器模块、第二级SC积分器模块、第三级SC积分器模块、加法器模块、量化器模块、DAC模块及两个DAC采样电容C

所述第一级SC积分器模块的正输入端V

于本发明一实施例中，所述第一级SC积分器模块包括两个时序Φ

其中一个时序Φ

于一实施例中，所述第二级SC积分器模块也包括两个时序Φ

其中一个时序Φ

于一实施例中，所述第三级SC积分器模块也包括两个时序Φ

其中一个时序Φ

于一实施例中，所述加法器模块包括电源端V

对应于第一级SC积分器模块的两个前馈路径时序Φ

对应于第二级SC积分器模块的两个前馈路径时序Φ

对应于第三级SC积分器模块的两个前馈路径时序Φ

对应于加法器输出端的两个时序Φ

所述正输出端V

于一实施例中，所述量化器模块包括正输入端V

于一实施例中，DAC模块的两个与非门的一端分别对应接量化器模块的输出Q端与Qn端，与非门的另一端均接时钟信号clk；DAC模块的输出电压端各自连接一个DAC采样电容C

所述运算放大器OP采用两级级联结构，运算放大器OP第一级采用增益增强的折叠共源共栅结构，运算放大器OP第二级采用共源结构且以PMOS作为输入、NMOS作为独立的偏置电流源负载结构。

最后，应当指出的是，包含上述三阶积分器级联前馈ΔΣ-ADC的MEMS陀螺接口芯片也属于本发明的内容范围。

不同于现有用于陀螺接口ASIC的ΔΣ-ADC，本发明提供了一种具有无局部负反馈级联积分器前馈结构的离散时间型ΔΣ-ADC，该离散时间型ΔΣ-ADC采用全差分输入、小信号输出单环单比特量化离散型三阶积分器级联前馈ΔΣ-ADC结构，能够提高ΔΣ-ADC的精度和线性度，并且舍弃了传统的输入到量化器通路，简化了电路，在保证高精度和稳定性的前提下既减小了电路面积开销以及非线性对SNR产生的负面影响，又能够有效地实现噪声整形，同时，无局部负反馈的级联积分器前馈结构还能够降低积分器中运算放大器的功耗和设计难度。

附图说明

图1和图2为用于MEMS陀螺接口芯片的三阶积分器级联前馈ΔΣ-ADC的两种不同架构。

图3为实施例中用于MEMS陀螺接口芯片的三阶积分器级联前馈ΔΣ-ADC的STF和NTF的幅频特性。

图4为实施例中用于MEMS陀螺接口芯片的三阶积分器级联前馈ΔΣ-ADC的仿真输出信号PSD分析结果。

图5为实施例中用于MEMS陀螺接口芯片的三阶积分器级联前馈ΔΣ-ADC的电路结构和开关时序。

图6为实施例中用于MEMS陀螺接口芯片的三阶积分器级联前馈ΔΣ-ADC的第一级积分器的电荷转移状态图。

图7为实施例中用于MEMS陀螺接口芯片的三阶积分器级联前馈ΔΣ-ADC的运算放大器晶体管级电路结构。

图8为实施例中用于MEMS陀螺接口芯片的三阶积分器级联前馈ΔΣ-ADC的版图。

具体实施方式

为了便于本领域技术人员更好地理解本发明相对于现有技术的改进之处，下面结合附图和实施例对本发明作进一步的说明。

图1和图2示出了两种不同的离散时间型三阶积分器级联前馈ΔΣ-ADC架构，在图2中，a

上述离散时间型三阶积分器级联前馈ΔΣ-ADC的工作过程如下：模拟输入信号X经采样开关后与经数模转换模块11反馈回的量化器10单比特流输出送入到第一级积分器3作差再积分，再经过第二级积分器4积分、第三级积分器5积分，第一级积分器3积分结果经前馈因子a1 6与第二级积分器4积分结果经前馈因子a2 7及第三级积分器5积分结果经前馈因子a3 8后相加求和，再送量化器量化就得到了量化结果Y。

由于陀螺为机械振动器件，谐振频率较低，而且MEMS陀螺仪所需的是高分辨率小信号ADC，而图1所示ΔΣ-ADC为具有无局部负反馈级联积分器前馈结构的离散时间型ΔΣ-ADC，由于其采用了全差分输入、小信号输出单环单比特量化离散型三阶积分器级联前馈ΔΣ-ADC结构，能够提高ΔΣ-ADC的精度和线性度，并且其舍弃了传统的输入到量化器通路，简化了电路，在保证高精度和稳定性的前提下既减小了电路面积开销以及非线性对SNR产生的负面影响，又能够有效地实现噪声整形，同时，无局部负反馈的级联积分器前馈结构还能够降低积分器中运算放大器的功耗和设计难度。

接下来通过分析STF和NTF的幅频特性，系统的稳定性，验证上述离散时间型三阶积分器级联前馈ΔΣ-ADC的可行性。为使积分器正常工作及减小设计难度，遵循缩放原则(即保证公式(1)中的A

表1 ΔΣ-ADC系统中各因子的数值

假设图1中量化器和DAC均为单位增益，可计算得到ΔΣ-ADC的开环系统函数如公式(2)所示，STF和NTF定义为公式(3)和公式(4)。将简化后的a

通过分析理想情况下NTF的零极点分布及系统根轨迹，当量化器的增益K满足0.363≤K≤2.97时，所有极点均在圆内，系统稳定。根据系统结构建立Simulink模型并进行仿真，当输入为频率7kHz、幅度为0.6V的正弦波，采样频率f

接下来介绍上述离散时间型三阶积分器级联前馈ΔΣ-ADC的具体电路结构，如图5所示，其电路结构与图1所示ΔΣ-ADC架构相匹配，下面将重点结合图5对其作详细说明。在图5所示的ΔΣ-ADC电路结构中主要包括三个对寄生电容不敏感的同相SC积分器如第一级SC积分器模块101、第二级SC积分器模块102、第三级SC积分器模块103、加法器模块201、量化器模块301、DAC模块401、DAC采样电容C

第一级SC积分器模块101包括：输入V

第二级SC积分器模块102包括：正输入端V

第三级SC积分器模块103包括：正输入端V

加法器模块201包括电源端V

量化器模块301的正输入端V

DAC模块401的与非门接量化器模块301的输出Q端与Qn端，与非门的另一端接时钟信号clk；DAC输出电压分别接两个DAC采样电容C

在图5所示的ΔΣ-ADC电路结构中，采用全差分以消除信号的偶次谐波，减小输入信号和电源中的噪声干扰，避免MOS开关的时钟馈通效应；在满足MEMS陀螺仪性能和稳定性的前提下，简化了电路，减小了电路面积，SC积分器中运算放大器采用两级级联结构及增益增强的折叠共源共栅结构实现高增益，运算放大器第二级采用新的偏置电流源负载共源结构，采用大的过驱动电压使晶体管尺寸显著降低，大大减小了面积开销。

下面通过实例验证上述结构的ΔΣ-ADC能否在满足MEMS陀螺仪性能和稳定性的前提下减少面积开销并就其技术原理作详细说明。

图5中，时序Φ

量化器采用传统锁存比较器及SR缓冲电路结构，其输入信号为式(5)。式中，V

时序Φ

(V

(V

V

表2 ΔΣ-ADC电路中电容值

运算放大器是构成积分器的基础，其直流增益A

A

V

图7为运算放大器OP的晶体管级电路图，大体可分为三部分：最左侧为偏置电压产生电路，最右侧为输出共模反馈电路，中间为主电路，图中Ap、An分别为P型共源共栅和N型共源共栅的辅助放大器。主电路采用共源共栅技术、增益增强技术以及多级级联技术来提高增益。采用FD结构以消除偶次谐波，抑制输入信号和电源中的噪声/干扰，输出两倍的信号摆幅，运算放大器OP增益高达129dB，单位增益带宽35MHz；运算放大器OP的第一级采用增益增强的FC结构，运算放大器第二级采用新的共源结构，以PMOS作为输入、NMOS作为独立的偏置电流源负载结构，应用大的过驱动电压能够降低晶体管尺寸，以进一步减小面积开销。

本实施例中整个ΔΣ-ADC版图如图8所示，经测算版图面积为379.4um×755.5um，至此，本领域技术人员应该能够明白，应用上述ΔΣ-ADC将能够在一定程度上使MEMS陀螺接口专用芯片的结构更加简洁、体积更小，同时功耗更低。

综上所述，本实施例提供了一种具有无局部负反馈级联积分器前馈结构的离散时间型ΔΣ-ADC，该离散时间型ΔΣ-ADC采用全差分输入、小信号输出单环单比特量化离散型三阶积分器级联前馈ΔΣ-ADC结构，提高了ΔΣ-ADC的精度和线性度，且其舍弃了传统的输入到量化器通路，简化了电路，在保证高精度和稳定性的前提下既减小了电路面积开销以及非线性对SNR产生的负面影响，又能够有效地实现噪声整形，同时无局部负反馈的级联积分器前馈结构还降低了积分器中运算放大器的功耗和设计难度。

上述实施例为本发明较佳的实现方案，除此之外，本发明还可以其它方式实现，在不脱离本技术方案构思的前提下任何显而易见的替换均在本发明的保护范围之内。

为了让本领域普通技术人员更方便地理解本发明相对于现有技术的改进之处，本发明的一些附图和描述已经被简化，并且为了清楚起见，本申请文件还省略了一些其它元素，本领域普通技术人员应该意识到这些省略的元素也可构成本发明的内容。