一种P型掺杂控制栅的浮栅型分栅闪存工艺方法

摘要

本发明公开了一种P型掺杂控制栅的浮栅分栅闪存的制造工艺方法，其工艺方法步骤如下：S1:定义浮栅闪存和外围逻辑区的有源区；S2:注入形成浮栅存储晶体管防穿通、阈值电压的P型注入层；S3:进行CG‑Poly第一次刻蚀并注入离子形成调整选择管器件阈值电压注入层；S4:通过CMP方式形成自对准的选择栅；S5:进行低能量、大剂量、大倾斜角度的P型杂质注入对CG‑Poly掺杂；S6:依次进行LDD注入、第三侧墙沉积和刻蚀、源漏注入；本发明采用在第二次刻蚀CG‑Poly之前或者在第二次刻蚀CG‑Poly之后进行低能量、大剂量、大倾斜角度的P型杂质注入对CG‑Poly掺杂，由于将CG‑Poly的掺杂注入放置在第二次CG‑Poly刻蚀之后，使得注入的P型杂质离子经历更少的热过程推进，减少了CG‑Poly中P型杂质离子的向其他材料的扩散，提高了工艺的兼容性。