基于磁电效应时钟控制方法的纳磁逻辑择多逻辑门电路

摘要

本发明公开了一种基于磁电效应时钟控制方法的纳磁逻辑择多逻辑门电路，包括：第一输入端、第二输入端、第三输入端、中间运算电路、第一输出端、第二反相器和第二输出端；中间运算电路包括若干第一反相器、第一二输入与门、第二二输入与门、第三二输入与门、三输入或门。中间运算电路与输入端连接，其输出端与三输入或门连接，三输入或门与第二反相器串联，第二反相器的输出端作为第二输出端。本发明以择多逻辑门电路为基础，设计了一种基于磁电效应的时钟控制方案。该时钟控制方案相对于其他已知的时钟控制方案，能进一步减小电路功耗，提高电路速度，且电路结构简单，制备容易。同时，该时钟控制方案不仅适用于择多逻辑门电路，还能应用于其他NML电路中。