一种基于异构计算的嵌入式神经网络加速系统

摘要

本发明公开了基于异构计算的嵌入式神经网络加速系统，其技术方案要点是：具体包括以下步骤：S1、接收数据以获取待检测图像的参数，将用于视频图像处理的整个卷积适配于脉动阵列并将其获取，将离线开发好的神经网络模型和参数转换成加速器能识别的神经网络指令；S2、利用FPGA模块和数据预处理模块接收所述神经网络指令并存储；S3、利用所述数据预处理模块执行神经网络应用程序，并将接收的数据存储至存储器中，并利用加速器发出信号；S4、利用所述FPGA模块形成的卷积核参数获取模块、二值化卷积神经网络结构和缓存模块；基于异构计算的嵌入式神经网络加速系统具有运算速度快的优点。