退出
我的积分:
中文文献批量获取
外文文献批量获取
周航; 贺雅娟;
电子科技大学电子科学与工程学院;
机译:基于OpenCL的异构计算框架下基于FPGA的卷积神经网络加速器设计
机译:基于FPGA的卷积神经网络的加速器调查
机译:基于FPGA的加速器,用于无损量化卷积神经网络
机译:基于FPGA的嵌入式设备卷积神经网络的加速器
机译:SOC FPGA加速子优化二元完全卷积神经网络用于机器人楼层区分割
机译:NullHop:一种基于FpGa的灵活卷积神经网络加速器 特征映射的稀疏表示
机译:探索基于现场可编程门阵列(FpGa)的仿真技术,加速计算机体系结构的开发和评估
机译:DUT FPGA一种测试架构,具有基于FPGA的硬件加速器模块,可独立测试多个器件
机译:基于参数量化的深卷积神经网络加速度和压缩方法
机译:基于参数量化的深卷积神经网络加速与压缩方法
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。