一种基于FPGA的并行卷积神经网络加速器及加速方法

摘要

本发明公开了一种基于FPGA的并行卷积神经网络加速器，包括：FPGA模块和数据预处理模块，所述FPGA模块内设有对输入数据进行卷积神经网络运算的卷积核；所述数据预处理模块内设有对输入数据进行行对齐转换的线性储存器；所述数据预处理模块根据输入图像尺寸及所述卷积核的大小，对图像数据进行数据对齐预处理，生成卷积矩阵，并行输入到所述FPGA模块的卷积核中。本发明还提供一种基于FPGA的并行卷积神经网络加速方法。本发明基于FPGA实现卷积神经网络加速，提高架构设计的通用性，适应多种输入图像尺寸，采用了数据对齐并行处理的方法实现数据层面的并行处理与传输，实现多卷积核并行计算。