具有改进的抗亚稳态性的DDR5四相产生器

摘要

本申请涉及一种具有改进的抗亚稳态性的DDR5四相产生器。一种多相时钟产生器具有一组晶体管、第一锁存器和第二锁存器。所述一组晶体管可布置成感测放大器锁存器架构，其中所述一组晶体管包含第一反相器和第二反相器。所述第一反相器可提供第一相位数据选通信号，且所述第二反相器可提供第二相位数据选通信号。所述第一锁存器和所述第二锁存器耦合到所述一组晶体管。所述一组晶体管可在所述第一反相器处接收电流的第一部分，并在所述第二反相器处接收电流的第二部分。所述一组晶体管可响应于所述第一部分大于所述第二部分而放大电流的所述第一部分。所述一组晶体管还可使用所述放大的第一部分驱动所述第一相位数据选通信号。