集成电路管芯、三维集成电路堆叠及形成集成电路的方法

摘要

在一些实施例中，本公开涉及一种包含接合到第二集成电路管芯的第一集成电路管芯的三维集成电路(IC)堆叠。第一集成电路管芯包含第一半导体衬底、配置在第一半导体衬底的前侧上的第一内连线结构以及配置在第一内连线结构上方的第一接合结构。第二集成电路管芯包含第二半导体衬底、配置在第二半导体衬底的前侧上的第二内连线结构以及配置在第二半导体衬底的背侧上的第二接合结构。第一接合结构面向第二接合结构。另外，三维集成电路堆叠包含从第二接合结构延伸到第二半导体衬底的背侧且热耦合到第一内连线结构或第二内连线结构中的至少一个的第一背侧接触件。

说明书

技术领域

本发明的实施例是有关于一种集成电路管芯、三维集成电路堆叠及形成集成电路的方法。

背景技术

半导体产业持续通过例如减小最小特征尺寸来提高各种电子组件(例如晶体管、二极管、电阻器、电容器等)的集成密度，此允许将更多组件整合到给定区域中。研发利用较小面积或较小高度的较小封装结构来封装半导体器件。举例来说，为了进一步增加每面积电路密度，已研究三维(three-dimensional,3D)集成电路(integrated circuits,IC)。

发明内容

本发明实施例提供一种三维集成电路堆叠包括：第一集成电路管芯，包括第一半导体衬底、配置在所述第一半导体衬底的前侧上的第一内连线结构以及配置在所述第一内连线结构上方的第一接合结构；第二集成电路管芯，包括第二半导体衬底、配置在所述第二半导体衬底的前侧上的第二内连线结构以及配置在所述第二半导体衬底的背侧上的第二接合结构，其中所述第二接合结构面向所述第一接合结构；以及第一背侧接触件，从所述第二接合结构延伸到所述第二半导体衬底的所述背侧，且热耦合到所述第一内连线结构或所述第二内连线结构中的至少一个。

本发明实施例提供一种集成电路管芯，包括：半导体衬底；半导体器件，整合在所述半导体衬底的前侧上；内连线结构，配置在所述半导体衬底的所述前侧上，耦合到所述半导体器件，且包括嵌入在介电层内的内连线穿孔和内连线导线；第一接合结构，配置在所述内连线结构上；第二接合结构，配置在所述半导体衬底的背侧上且包括在接合介电结构内的接合线层和接合穿孔；背侧接触件，配置在所述第二接合结构内，且耦合到所述第二接合结构的所述接合线层和所述接合穿孔，其中所述背侧接触件的最底部表面热耦合到所述半导体衬底的所述背侧，其中所述背侧接触件的最顶部表面配置在所述半导体衬底的最底部表面之上；以及衬底穿孔，延伸穿过所述半导体衬底且从所述第二接合结构延伸到所述内连线结构，其中所述衬底穿孔的最顶部表面在所述背侧接触件的所述最顶部表面之上。

本发明实施例提供一种形成集成电路的方法，所述方法包括：在半导体衬底的前侧上形成半导体器件；在所述半导体衬底的背侧上方沉积第一介电层；图案化所述第一介电层以在所述第一介电层中形成第一开口，其中所述第一开口暴露所述半导体衬底的所述背侧的表面；用第一材料填充所述第一开口；执行第一去除工艺以去除配置在所述第一介电层上方的所述第一材料，以在所述第一介电层的所述第一开口中形成包括所述第一材料的背侧接触件；在所述第一介电层和所述背侧接触件上方沉积第二介电层；图案化所述第二介电层和所述第一介电层以形成完全延伸穿过所述第一介电层、所述第二介电层以及所述半导体衬底的第二开口；用第二材料填充所述第二开口；执行第二去除工艺以在所述第二开口中形成包括所述第二材料的衬底穿孔；以及在所述第二介电层上方形成更多介电层、接合穿孔以及接合线层，以在所述半导体衬底的所述背侧上形成第二接合结构，其中所述背侧接触件耦合到所述接合穿孔和所述接合线层。

附图说明

结合附图阅读以下详细描述会最好地理解本公开的各方面。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。

图1示出包括配置在第一IC管芯与第三IC管芯之间且接合到第一IC管芯和第三IC管芯的第二IC管芯的三维(3D)集成电路(IC)堆叠的横截面视图，其中第二IC管芯包括背侧接触件。

图2到图4示出配置在衬底的背侧上和半导体器件上方的背侧接触件的一些替代实施例的横截面视图。

图5和图6示出包括配置在第二IC管芯上方且接合到第二IC管芯的第一IC管芯的3D IC堆叠的一些实施例的横截面视图，其中第一IC管芯和/或第二IC管芯包括背侧接触件。

图7到图22示出在形成完全延伸穿过衬底的衬底穿孔之前在衬底的背侧上形成背侧接触件的方法的一些实施例的横截面视图。

图23示出一些实施例的流程图，其方法对应于图7到图22中所示出的方法。

具体实施方式

以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和配置的具体实例以简化本公开。当然，这些仅是实例且并不意欲为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上形成可包含第一特征与第二特征直接接触地形成的实施例，且还可包含可在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征可以不直接接触的实施例。此外，本公开可在各种实例中重复附图标号和/或字母。这一重复是出于简化和清晰的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。

另外，为易于描述，本文中可使用例如“在……之下(beneath)”、“在……下方(below)”、“下部(lower)”、“在……之上(above)”、“上部(upper)”以及类似物的空间相对术语来描述如图中所示出的一个元件或特征与另一个元件或特征的关系。除图中所描绘的定向以外，空间相对术语意图涵盖器件在使用或操作中的不同定向。装置可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词同样可相应地进行解释。

三维(3D)集成电路(IC)可包含接合到第二IC管芯的第一IC管芯。第一IC管芯和第二IC管芯可各自包括半导体衬底、整合在半导体衬底上的半导体器件以及内连线结构，所述内连线结构包括嵌入在介电结构中的导电线和穿孔。在一些实施例中，第一IC管芯包括第一接合结构，且第二IC管芯包括第二接合结构。第一IC管芯和第二IC管芯可通过第一接合结构和第二接合结构彼此接合。如果第一IC管芯和第二IC管芯至少在前后(front-to-back,F2B)或背靠背(back-to-back,B2B)定向上接合，那么由于通过包围介电层而造成的热耗散不足，可能捕获从第一IC管芯的半导体器件和/或从第二IC管芯的半导体器件产生的热量。在一些实施例中，捕获的热量可集中在第一IC管芯和/或第二IC管芯的半导体衬底中，且可损坏第一IC管芯和/或第二IC管芯。另外，如果3D IC包括具有类似或相同设计(例如半导体器件的尺寸/位置、内连线结构等)的多于两个IC管芯，那么IC管芯的半导体衬底中的热量积累可能甚至更大，且因此对3D IC的损坏更大。

在一些实施例中，为了便于从半导体衬底和半导体器件进行的热耗散，第一IC管芯和/或第二IC管芯可包括衬底穿孔(through substrate via,TSV)。在一些实施例中，TSV还将第一IC管芯电耦合到第二IC管芯。然而，TSV在半导体衬底上占据大区域，且因此，增加IC管芯中的TSV数量以改良热耗散将减少可整合在半导体衬底上的其它半导体器件(例如晶体管)的数量和/或需要改变3D IC的现有布局。

本公开的各种实施例展现包括竖直接合到第二IC管芯的第一IC管芯的3D IC。在一些实施例中，第二IC管芯包括配置在第二半导体衬底的前侧上的第二半导体器件和配置在第二半导体衬底的背侧上的背侧接触件。当第二半导体衬底的背侧配置在第二半导体衬底的前侧之上时，背侧接触件可直接配置在第二半导体器件之上以增加从第二半导体器件进行的热耗散。背侧接触件可配置成离第二半导体器件足够远，以避免电干扰第二半导体器件。在一些实施例中，当第二半导体衬底的背侧在第二半导体衬底的前侧之上时，背侧接触件具有在第二半导体衬底上的任何TSV的最顶部表面下方的最顶部表面。因此，背侧接触件不会增大3D IC的竖直尺寸。此外，背侧接触件不会干扰第二半导体衬底上的第二半导体器件的现有布局。另外，在一些实施例中，背侧接触件耦合到第一IC管芯和/或第二IC管芯的内连线结构。因此，在第二半导体衬底上的第二半导体器件的操作期间，产生的热量可通过背侧接触件耗散且远离第二半导体器件，从而防止热量积累和3D IC的最终性能下降。

图1示出包括背侧接触件的三维(3D)集成电路(IC)堆叠的一些实施例的横截面视图100。

横截面视图100的3D IC堆叠包含第一IC管芯102、配置在第一IC管芯102下方的第二IC管芯104以及配置在第二IC管芯104下方的第三IC管芯106。因此，在一些实施例中，第二IC管芯104可配置在第一IC管芯102与第三IC管芯106之间且接合到第一IC管芯102和第三IC管芯106。第一IC管芯102、第三IC管芯104以及第二IC管芯106中的每一个包括半导体衬底、在半导体衬底的前侧上的半导体器件(例如晶体管、电容器、二极管等)、配置在半导体衬底的前侧和半导体器件上方的内连线结构以及配置在内连线结构和半导体衬底的前侧上方的接合结构。举例来说，第一IC管芯102包括第一衬底108a、第一半导体器件110a、第一内连线结构112a以及第一接合结构120a；第二IC管芯104包括第二衬底108b、第二半导体器件110b、第二内连线结构112b以及第二接合结构120b；且第三IC管芯106包括第三衬底108c、第三半导体器件110c、第三内连线结构112c以及第三接合结构120c。在一些实施例中，半导体器件(第一半导体器件110a、第二半导体器件110b、第三半导体器件110c)中的多于一个可配置在衬底(衬底108a、衬底108b、衬底108c)中的每一个上。内连线结构(例如内连线结构112a、内连线结构112b、内连线结构112c)中的每一个可包括由内连线介电结构118包围的内连线导线(interconnect wire)114和内连线穿孔116的网状结构(network)。第一内连线结构112a、第二内连线结构112b以及第三内连线结构112c的内连线导线114和内连线穿孔116的网状结构分别电耦合到第一半导体器件110a、第二半导体器件110b以及第三半导体器件110c。在一些实施例中，第一接合结构120a、第二接合结构120b以及第三接合结构120c中的每一个可包括嵌入在接合介电结构124内的接合穿孔123和接合线层122。在一些实施例中，接合结构(例如第一接合结构120a、第二接合结构120b、第三接合结构120c)可以是例如混合接合(hybrid bond,HB)结构。在一些实施例中，第二接合结构120b接合到第三接合结构120c，且第一接合结构120a接合到第二IC管芯104的额外接合结构126。

在一些实施例中，第二IC管芯104的额外接合结构126还可以是例如HB结构。在一些实施例中，额外接合结构126可包括嵌入在接合介电结构124内的接合穿孔123、接合线层122、内连线穿孔116和/或内连线导线114。额外接合结构126设置在第二IC管芯104的第二衬底108b的背侧108bs上。在一些实施例中，衬底穿孔(TSV)132可从第二衬底108b的背侧108bs延伸到前侧108bf。TSV 132可电耦合到第二内连线结构112b，且电耦合到额外接合结构126的导电组件(例如内连线导线114、内连线穿孔116、接合线层122、接合穿孔123)。因此，在一些实施例中，TSV 132可包括导电的第一材料，且因此，将第一IC管芯102、第二IC管芯104和/或第三IC管芯106彼此电耦合。

在一些实施例中，额外接合结构126可更包括第一背侧接触件128。第一背侧接触件128可从额外接合结构126的接合穿孔123朝向第二衬底108b的背侧108bs延伸。在一些实施例中，第一背侧接触件128延伸到第二衬底108b的背侧108bs中。在一些实施例中，当第二衬底108b的背侧108bs面向“向上”方向时(即，背侧108bs在第二衬底108b的前侧108bf之上)，如在图1的横截面视图100中，第一背侧接触件128可直接配置在第二半导体器件110b中的一个上方。另外，第一背侧接触件128可与第二半导体器件110b有源区域间隔开，以避免电干扰第二半导体器件110b。在一些实施例中，第一背侧接触件128通过第一接合结构120a和额外接合结构126耦合到第一IC管芯102的第一内连线结构112a。在一些实施例中，额外接合结构126还可包括第二背侧接触件130。在一些实施例中，第二背侧接触件130可与第一背侧接触件128横向间隔开。在一些实施例中，第一背侧接触件128和第二背侧接触件130可包括与TSV 132的第一材料不同的第二材料。另外，在一些实施例中，当第二衬底108b的背侧108bs面向“向上”方向时，第一背侧接触件128和第二背侧接触件130可配置在TSV132的最顶部表面132t下方。因此，在额外接合结构126中添加第一背侧接触件128和第二背侧接触件130可能不会增大第二IC管芯104的竖直尺寸。在一些实施例中，第一背侧接触件128和/或第二背侧接触件130可在形成TSV 132之前形成，使得第一背侧接触件128和/或第二背侧接触件130不延伸在TSV 132的最顶部表面132t之上。

应了解，在第一半导体器件110a的操作期间，可产生热量，且产生的热量可从第一半导体器件110a耗散，且通过第一衬底108a的背侧108ab从3D IC堆叠中离开。另外，应了解，在第二半导体器件110b的操作期间，可产生热量。因此，在一些实施例中，热耗散路径134可包含配置在第二半导体器件110b附近的第一背侧接触件128和/或第二背侧接触件130，以允许第二衬底108b内的任何热量从第二半导体器件110b耗散并从第二衬底108b离开。产生的热量可沿着第一接合结构120a和额外接合结构126的接合线层122和接合穿孔123沿着热耗散路径134行进；沿着第一内连线结构112a的内连线导线114和内连线穿孔116行进；且最终通过至少第一衬底108a从3D IC堆叠耗散。

因此，与行经接合介电结构124或内连线介电结构118相比，热量行进接合线层122、接合穿孔123、内连线导线114以及内连线穿孔116更快。因为第一背侧接触件128和第二背侧接触件130配置成比TSV 132更靠近第二半导体器件110b，且因为第一背侧接触件128和第二背侧接触件130具有比TSV 132更高的热导率，所以热量将更快地耗散到第一背侧接触件128和第二背侧接触件130中而不是TSV 132中。因此，包含第一背侧接触件128和/或第二背侧接触件130的热耗散路径134比包含TSV 132的热耗散路径(未绘示)更高效。换句话说，在一些实施例中，包含第一背侧接触件128和/或第二背侧接触件130的热耗散路径134不包含TSV 132。因此，第一背侧接触件128和/或第二背侧接触件130可提供更高效的热耗散路径134，以减少3D IC堆叠的热恶化(thermal degradation)，从而在不增大尺寸和/或改变3D IC堆叠的布局的情况下，提高3D IC堆叠的寿命。

图2示出对应于图1的横截面视图100中的方框A的一些实施例的横截面视图200，以在一些实施例中突出显示第一背侧接触件128和第二背侧接触件130、TSV 132以及第二半导体器件110b的特征。

在一些实施例中，第一背侧接触件128和第二背侧接触件130可各自由胶体层(glue layer)216包围，以促进第一背侧接触件128与第二衬底108b之间和第二背侧接触件130与第二衬底108b之间的粘合。在一些实施例中，第一背侧接触件128和第二背侧接触件130可包括例如钨，且胶体层216可包括例如钛或氮化钛。在一些实施例中，胶体层216可具有在例如大约20埃与大约300埃之间的范围内的厚度。在一些实施例中，胶体层216将第一背侧接触件128和/或第二背侧接触件130与直接接触第二衬底108b分离。

在一些实施例中，TSV 132还可由一或多个层包围。举例来说，在一些实施例中，TSV 132包括包围TSV 132的侧壁的TSV衬里(lining)214。在一些实施例中，TSV衬里214包括介电材料(例如氮化硅、二氧化硅)，以防止TSV 132电漏泄到第二衬底108b中和第二半导体器件110b附近。在一些实施例中，TSV衬里214可具有在例如大约200埃与大约2000埃之间的范围内的厚度。在一些实施例中，TSV 132的最底部表面132b和最顶部表面132t可不被TSV衬里214覆盖，以允许电信号通过TSV 132从最底部表面132b行进到最顶部表面132t，使得TSV 132电耦合到至少第二内连线结构(图1的第二内连线结构112b)。另外，在一些实施例中，TSV 132可与化学阻挡层212直接接触，以防止TSV 132化学漏泄(例如扩散)到第二衬底108b中。在一些实施例中，化学阻挡层212可包括例如氮化钽。在一些实施例中，化学阻挡层212可具有在例如大约50埃与大约500埃之间的范围内的厚度。在一些实施例中，化学阻挡层212可直接配置在TSV 132的最底部表面132b上。

在一些实施例中，第二半导体器件110b可以是例如金属氧化物半导体场效应晶体管(metal oxide semiconductor field effect transistor,MOSFET)。在这类实例实施例中，第二半导体器件110b可包括第二衬底108b内的掺杂阱区210，其中掺杂阱区210比第二衬底108b可为重掺杂和/或具有与其不同的掺杂类型。源极/漏极区202可驻存在掺杂阱区210中，且位于栅极介电层208上方的栅极电极206可配置在第二衬底108b的前侧108bf上。第一背侧接触件128可具有最底部表面128b，所述最底部表面128b可由胶体层216的最底部表面限定，所述最底部表面128b与第二半导体器件110b间隔开，使得第一背侧接触件128不会电干扰第二半导体器件110b。因此，在一些实施例中，胶体层216和第一背侧接触件128接触第二衬底108b的区域，所述区域具有与第二衬底108b中的第二半导体器件110b的有源区域(例如掺杂阱区210、源极/漏极区202)不同的掺杂浓度和/或不同的掺杂类型。在一些实施例中，第一背侧接触件128的最底部表面128b以第一距离d

另外，在一些实施例中，第一背侧接触件128的最顶部表面128t以第二距离d

图3示出图2的横截面视图200的一些替代实施例的横截面视图300。

如图3的横截面视图300中所示出，在一些实施例中，多于一或两个背侧接触件(例如背侧接触件128、背侧接触件130)可配置在第二衬底108b上。举例来说，在一些实施例中，第一背侧接触件128和第二背侧接触件130直接配置在第二衬底108b上的第二半导体器件110b中的第一个上方，且第三背侧接触件302和第四背侧接触件304配置在第二衬底108b上的第二半导体器件110b中的第二个上方。在一些其它实施例中，多于或少于两个背侧接触件可配置在半导体器件上方。尽管如此，通过增加第二衬底108b上的背侧接触件(例如背侧接触件128、背侧接触件130、背侧接触件302、背侧接触件304)的数量，由第二半导体器件110b产生的热量可具有行经的更多热耗散路径(例如图1的热耗散路径134)，使得热量从第二半导体器件110b耗散。

另外，如图3中所绘示，在一些实施例中，额外接合结构126可包含接合穿孔123，且不包含接合线层(图2的接合线层122)。在这类实施例中，通过省略接合线层(图2的接合线层122)，可减少制造工艺的一些步骤，且因此，可减少制造工艺的时间和成本。然而，在这类实施例中，将额外接合结构126接合到例如第一接合结构(图1的第一接合结构120a)可能不太可靠，这是因为接合穿孔123具有比接合线层(图2的接合线层122)更小的接合表面积。

图4示出对应于图3的横截面视图300中的方框B的一些实施例的横截面视图400，以在一些实施例中突出显示第一背侧接触件128和第二背侧接触件130的替代特征。

如图4中所绘示，在一些实施例中，第一背侧接触件128和/或第二背侧接触件130可具有实质上弯曲的外侧壁。举例来说，在一些实施例中，第二背侧接触件130可具有实质上弯曲的最外侧壁130s。在这类实施例中，包围第二背侧接触件130的胶体层216的最外侧壁216s也可以是实质上弯曲的。

图5示出包括背侧接触件的3D IC堆叠的一些其它实施例的横截面视图500，其中3D IC堆叠包括接合到第二IC管芯的背侧的第一IC管芯的背侧。

如图5中所绘示，在一些实施例中，第一IC管芯102的第一衬底108a的背侧108ab可面向第二IC管芯104的第二衬底108b的背侧108bs。在一些实施例中，额外接合结构126配置在第二衬底108b的背侧108bs上，且接合到配置在第一衬底108a的背侧108ab上的第二额外接合结构526。在这类实施例中，第二额外接合结构526可包含延伸到第一衬底108a的背侧108ab中的第三背侧接触件528和/或第四背侧接触件530。另外，在一些实施例中，第一IC管芯102可包括完全延伸穿过第一衬底108a的第一额外TSV 532。在这类实施例中，为了在操作期间将热量从第一半导体器件110a和第二半导体器件110b耗散，第一背侧接触件128、第二背侧接触件130、第三背侧接触件528、第四背侧接触件530可耦合到TSV 132和/或第一额外TSV 532，使得可将第一热耗散路径534引导穿过第一内连线结构112a且可将第二热耗散路径536引导穿过第二内连线结构112b。在一些实施例中，第一内连线结构112a和/或第二内连线结构112b可耦合到其它IC管芯、外部接合接触件或某一其它器件。应了解，在这类实施例中，如果第一背侧接触件128、第二背侧接触件130、第三背侧接触件528、第四背侧接触件530没有通过TSV 132和/或第一额外TSV 532耦合到第一内连线结构112a和/或第二内连线结构112b，那么由第一半导体器件110a和/或第二半导体器件110b产生的任何热量将不能有效地从第一半导体器件110a和/或第二半导体器件110b中耗散，且因此，产生的热量可损坏第一半导体器件110a和/或第二半导体器件110b。

图6示出包括背侧接触件的3D IC堆叠的又一些其它实施例的横截面视图600，其中3D IC堆叠包括接合到第二IC管芯的前侧的第一IC管芯的背侧。

如图6中所绘示，在一些实施例中，第一衬底108a的背侧108ab可面向第二衬底108b的前侧108bf。在这类实施例中，第二内连线结构112b可配置在第二衬底108b的前侧108bf上方，且额外接合结构126可配置在第二内连线结构112b上方。在一些实施例中，多个第二半导体器件110b可配置在第二衬底108b上且由隔离结构605横向间隔开。举例来说，在一些实施例中，隔离结构605可以是或包括浅沟槽隔离(shallow trench isolation,STI)结构。

在一些实施例中，第二IC管芯104的额外接合结构126可更包括第二接合衬垫608b和第二接合衬垫穿孔606b。在这类实施例中，第二接合衬垫608b和第二接合衬垫穿孔606b可包括与接合线层122、接合穿孔123、内连线穿孔116和/或内连线导线114相同或不同的导电材料。举例来说，在一些实施例中，第二接合衬垫608b和第二接合衬垫穿孔606b包括铝、铜或某一其它合适的导电材料。另外，在一些实施例中，接合线层122、接合穿孔123、内连线穿孔116、内连线导线114、TSV 132和/或第一额外TSV 532可包括铜或某一其它合适的导电材料。在一些实施例中，配置在第一衬底108a的背侧108ab上的第三背侧接触件528可包括钨或某一其它合适的导电和导热材料。

另外，在一些实施例中，第一IC管芯102的第二额外接合结构526可配置在第一衬底108a的背侧108ab上，且第二额外接合结构526接合到额外接合结构126。在这类实施例中，由第二半导体器件110b产生的热量可通过第二衬底108b的背侧108bs逸出。另外，在一些实施例中，第一IC管芯102可通过第一额外TSV 532和/或第二额外TSV 632电耦合到第二IC管芯104，其中第一额外TSV 532和第二额TSV 632完全延伸穿过第一衬底108a。在一些实施例中，第一内连线结构112a可配置在第一衬底108a的前侧108af上，且上部接合结构604可配置在第一内连线结构112a上方且耦合到第一内连线结构112a。在这类实施例中，上部接合结构604可包括嵌入在上部接合结构604的接合介电结构124内的第一接合衬垫608a和第一接合衬垫穿孔606a。在一些实施例中，焊料凸块610可配置在第一接合衬垫608a上方，使得第一IC管芯102和第二IC管芯104可耦合到一些外部特征(例如印刷电路板、另一IC管芯、电线等)。

在一些实施例中，第一衬底108a中的第一半导体器件110a由第二额外接合结构526和第一内连线结构112a包围。在这类实施例中，第三背侧接触件528可配置在第一衬底108a的背侧108ab上，以促进从第一半导体器件110a进行的热耗散。在一些实施例中，通过例如第一热耗散路径634和第二热耗散路径636，从第一半导体器件110a产生的热量可从第一半导体器件110a耗散。在一些实施例中，热量可沿着第一热耗散路径634耗散，所述第一热耗散路径634包含第三背侧接触件528且不包含第二额外TSV 632。在一些实施例中，热量可沿着第二热耗散路径636耗散，所述第二热耗散路径636包含第二额外TSV 632且不包含第三背侧接触件528。在其它实施例中，热量可借助于某一其它热耗散路径(未绘示)通过第三背侧接触件528和第二额外TSV 632耗散。在一些实施例中，第二热耗散路径636可允许热量通过第二衬底108b或通过焊料凸块610逸出。在一些实施例中，焊料凸块610可包括铝、铜或某一其它合适的导电材料。

因为第三背侧接触件528包括比第二额外TSV 632具有更高热导率的材料，所以与第二热耗散路径636相比，热量更可能行经第一热耗散路径634。因此，第三背侧接触件528提高热耗散的效率，且增加第一衬底108a上的背侧接触件的数量将进一步提高从第一半导体器件110a进行的热耗散的效率。

图7到图22示出在衬底的背侧上和直接在衬底内的半导体器件上方形成背侧接触件的方法的一些实施例的横截面视图700到横截面视图2200。尽管相对于方法描述图7到图22，但应了解，图7到图22中所公开的结构不限于此方法，而实际上可单独作为独立于方法的结构。

如图7的横截面视图700中所绘示，提供一种半导体衬底108。在一些实施例中，半导体衬底108可包括任何类型的半导体主体(例如硅/CMOS块、SiGe、SOI等)，例如半导体晶片或晶片上的一或多个管芯，以及任何其它类型的半导体和/或形成在其上和/或以其它方式与其相关联的外延层(epitaxial layer)。在一些实施例中，半导体衬底108可具有在例如大约2.4微米与大约3微米之间的范围内的厚度。在半导体衬底108的前侧108f上，可沉积半导体器件110。在一些实施例中，半导体器件110可以是例如晶体管、电容器、电阻器或类似物内连线结构112可沉积在半导体器件110上方和沉积在半导体衬底108的前侧108f上，内连线结构(interconnect structure)112包括嵌入在内连线介电结构118(interconnectdielectric structure)内的内连线穿孔(interconnect vias)116和内连线导线(interconnect wires)114。在一些实施例中，内连线结构112可具有在例如大约5微米与大约8微米之间的范围内的厚度。

在一些实施例中，内连线穿孔116和内连线导线114包括导电的相同材料。举例来说，在一些实施例中，内连线穿孔116和内连线导线114包括铜。在其它实施例中，内连线穿孔116和内连线导线114可包括其它导电材料，如例如钨、铝或类似物。在一些实施例中，内连线介电结构118可包括介电材料，如例如氮化物(例如氮化硅、氮氧化硅)、碳化物(例如碳化硅)、氧化物(例如氧化硅)、硼硅酸盐玻璃(borosilicate glass,BSG)、磷硅酸盐玻璃(phosphoric silicate glass,PSG)、硼磷硅酸盐玻璃(borophosphosilicate glass,BPSG)、低k氧化物(例如掺杂碳氧化物、SiCOH)或类似物。另外，接合结构(bondingstructure)120可形成在内连线结构112上方。在一些实施例中，接合结构120可包括嵌入在接合介电结构(bonding dielectric structure)124内的接合穿孔(bonding vias)123和接合线层(bonding wire layers)122。在一些实施例中，接合穿孔123、接合线层122以及接合介电结构124分别包括与内连线穿孔116、内连线导线114以及内连线介电结构118相同的材料。在一些实施例中，内连线导线114可耦合到接合穿孔123。在一些实施例中，接合结构120可具有在例如大约1.5微米与大约2微米之间的范围内的厚度。

如图8的横截面视图800中所绘示，使半导体衬底108翻转，使得可处理半导体衬底108的背侧108s。第一介电层802可沉积在半导体衬底108的背侧108s上。第一介电层802可包括介电材料，如例如氮化物(例如氮化硅、氮氧化硅)、碳化物(例如碳化硅)、氧化物(例如氧化硅)、硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、低k氧化物(例如掺杂碳氧化物、SiCOH)或类似物。在一些实施例中，第一介电层802可包括与接合介电结构124相同的材料。第一介电层802可借助于沉积工艺(例如化学气相沉积(chemical vapordeposition,CVD)、物理气相沉积(physical vapor deposition,PVD)、原子层沉积(atomiclayer deposition,ALD)等)形成。在一些实施例中，第一介电层802可具有在例如大约2千埃与大约4千埃之间的范围内的厚度。

如图9的横截面视图900中所绘示，可形成从第一介电层802延伸到半导体衬底108的背侧108s中的第一开口902。第一开口902可暴露半导体衬底108的第一表面904，其中半导体衬底108的第一表面904以第一距离d

在一些实施例中，第一开口902直接上覆于半导体器件110，但第一开口902不会暴露半导体器件110的任何有源区域。因此，第一开口902通过半导体衬底108与半导体器件110间隔开。在一些实施例中，第一开口902可通过光刻和去除(例如刻蚀工艺)工艺形成。举例来说，在一些实施例中，掩模结构(未绘示)可形成在第一介电层802上方，开口可借助于光刻和去除工艺形成在掩模结构中，且接着，可根据掩模结构中的开口执行去除工艺，以在第一介电层802和半导体衬底108中形成第一开口902。在一些实施例中，干式刻蚀工艺可用于例如形成第一开口902。

如图10的横截面视图1000中所绘示，共形胶体层(conformal glue layer)1002和第一导电材料1004形成在第一介电层802上方和第一开口(图9的第一开口902)内。在一些实施例中，共形胶体层1002包括例如钛或氮化钛，且所述共形胶体层1002具有在例如大约20埃与大约300埃之间的范围内的厚度。在一些实施例中，第一导电材料1004包括例如钨。共形胶体层1002和/或第一导电材料1004可借助于例如沉积工艺(例如CVD、等离子体增强化学气相沉积(plasma-enhanced chemical vapor deposition,PE-CVD)、PVD、ALD、溅镀等)沉积。

如图11的横截面视图1100中所绘示，去除设置在第一介电层802的最顶部表面上方的第一导电材料(图10的第一导电材料1004)和共形胶体层(图10的共形胶体层1002)，从而形成由胶体层(glue layer)216包围且延伸到半导体衬底108的背侧108s中的第一背侧接触件128(first backside contact)。在一些实施例中，第一导电材料(图10的第一导电材料1004)和共形胶体层(图10的共形胶体层1002)通过平坦化工艺(例如CMP)来去除，且因此，第一背侧接触件128可具有与第一介电层802实质上共面的顶部表面。在一些实施例中，第一背侧接触件128可具有在例如大约0.1微米与大约0.4微米之间的范围内的高度。

如图12的横截面视图1200中所绘示，第一刻蚀终止层(first etch stop layer)1202可形成在第一介电层802和第一背侧接触件128上方。在一些实施例中，第一刻蚀终止层1202可包括例如氮化物(例如氮化硅)、碳化物(例如碳化硅)或类似物。在一些实施例中，第一刻蚀终止层1202可借助于例如沉积工艺(例如CVD、PE-CVD、PVD、ALD、溅镀等)沉积。

如图13的横截面视图1300中所绘示，可形成延伸穿过第一刻蚀终止层1202、第一介电层802、半导体衬底108以及内连线介电结构118的一部分的第二开口1302，以暴露内连线导线114中的一个的上部表面1304。在一些实施例中，第二开口1302可通过选择性图案化工艺通过光刻来形成掩模结构且执行去除工艺(例如刻蚀)形成，以根据掩模结构形成第二开口1302。第二开口1302与半导体器件110间隔开，以避免干扰和/或损坏半导体器件110。因此，在一些实施例中，第二开口1302与第一背侧接触件128间隔开。另外，在形成第二开口1302期间，第一背侧接触件128仍然由第一刻蚀终止层1202覆盖。

如图14的横截面视图1400中所绘示，电绝缘层1402沉积在第一刻蚀终止层1202上方且沿着由第一介电层802和半导体衬底108的内侧壁以及内连线导线114中的一个的上部表面1304限定的第二开口(图13的第二开口1302)的表面。在一些实施例中，电绝缘层1402可包括例如二氧化硅、氮化硅、氧化铝或某一其它电绝缘体材料。在一些实施例中，电绝缘层1402可借助于沉积工艺(例如CVD、PE-CVD、PVD、ALD等)沉积。在一些实施例中，电绝缘层1402可具有在例如大约200埃与大约2000埃之间的范围内的厚度。

如图15的横截面视图1500中所绘示，去除电绝缘层(图14的电绝缘层1402)的水平部分，从而在第二开口(图13的第二开口1302)内形成TSV衬里214，且覆盖第一介电层802的内侧壁、半导体衬底108以及内连线介电结构118的部分。在一些实施例中，电绝缘层(图14的电绝缘层1402)的水平部分可使用竖直刻蚀工艺(例如竖直干式刻蚀)去除，使得不需要掩模层。在一些实施例中，在竖直刻蚀工艺之后，TSV衬里214不会完全覆盖内连线导线114中的一个的上部表面1304。

如图17的横截面视图1700中所绘示，第二开口(图13的第二开口1302)填充有第二导电材料以形成TSV 132。在一些实施例中，化学阻挡层(chemical barrier layer)212首先借助于例如沉积工艺(例如CVD、PE-CVD、PVD、ALD、溅镀等)沉积在第二开口(图13的第二开口1302)中。化学阻挡层212可包括例如钽或氮化钽，且所述化学阻挡层212具有在例如大约50埃与大约500埃之间的范围内的厚度。然后，在一些实施例中，第二导电材料借助于例如沉积工艺(例如CVD、PE-CVD、PVD、ALD、溅镀等)形成在第二开口(图13的第二开口1302)内的化学阻挡层212上方。在一些实施例中，第二导电材料和(因此)TSV 132包括例如铜。然后，在一些实施例中，平坦化工艺(例如化学机械平坦化(chemical mechanicalplanarization,CMP))可用于去除多余的第二导电材料和配置在第一刻蚀终止层1202上方的化学阻挡层212的任何多余材料。因此，TSV 132和化学阻挡层212具有与第一刻蚀终止层1202实质上共面的上部表面。在一些实施例中，化学阻挡层212可防止TSV 132扩散到半导体衬底108中，且TSV衬里214可防止在操作期间行经TSV 132的任何电信号漏泄到半导体衬底108中。因此，化学阻挡层212和TSV衬里214都防止TSV 132损坏和/或干扰半导体器件110。另外，TSV 132电耦合到内连线结构112。在一些实施例中，TSV 132可具有在例如大约0.7微米与大约3.2微米之间的范围内的高度。因为TSV 132完全延伸穿过半导体衬底108，所以TSV 132具有大于半导体衬底108的厚度的高度。

另外，因为TSV 132在第一背侧接触件128之后形成，所以TSV 132的最顶部表面132t配置在第一背侧接触件128的最顶部表面128t之上。在一些实施例中，TSV 132的最底部表面132b也在第一背侧接触件128的最底部表面128b下方。因此，形成第一背侧接触件128以帮助在半导体器件110的操作期间所产生的热量从半导体器件110热耗散不会增大整个器件的竖直尺寸。在一些实施例中，TSV 132的最顶部表面132t与第一背侧接触件128的最顶部表面128t之间的高度差等于第二距离d

如图18的横截面视图1800中所绘示，在一些实施例中，第二刻蚀终止层1802可形成在第一刻蚀终止层1202上方和TSV 132上方。另外，多个介电和/或刻蚀终止层可形成在第一刻蚀终止层1202上方。举例来说，在一些实施例中，第二介电层1804形成在第二刻蚀终止层1802上方；第三刻蚀终止层1806形成在第二介电层1804上方；第三介电层1808形成在第三刻蚀终止层1806上方；且接合介电层1810形成在第三介电层1808上方。在一些实施例中，第二刻蚀终止层1802和第三刻蚀终止层1806可包括例如氮化物(例如氮化硅)、碳化物(例如碳化硅)或类似物；可借助于例如沉积工艺(例如CVD、PE-CVD、PVD、ALD、溅镀等)沉积；且可各自具有在例如大约500埃与大约1000埃之间的范围内的厚度。另外，在一些实施例中，第二介电层1804和第三介电层1808以及接合介电层1810可包括例如介电材料，如例如氮化物(例如氮化硅、氮氧化硅)、碳化物(例如碳化硅)、氧化物(例如氧化硅)、硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、低k氧化物(例如掺杂碳氧化物、SiCOH)或类似物；可借助于例如沉积工艺(例如CVD、PE-CVD、PVD、ALD、溅镀等)沉积；且可各自具有在例如大约2千埃与大约4千埃之间的范围内的厚度。另外，在其它实施例中，接合介电层1810可具有在例如大约10埃与大约8000埃之间的范围内的厚度。

如图19的横截面视图1900中所绘示，可形成第三开口1902和第四开口1904，以分别暴露TSV 132和第一背侧接触件128。因此，在一些实施例中，第三开口1902可延伸穿过接合介电层1810、第三介电层1808、第三刻蚀终止层1806、第二介电层1804以及第二刻蚀终止层1802，以暴露TSV 132。因此，在一些实施例中，第四开口1904可延伸穿过接合介电层1810、第三介电层1808、第三刻蚀终止层1806、第二介电层1804、第二刻蚀终止层1802以及第一刻蚀终止层1202，以暴露第一背侧接触件128。在这类实施例中，第四开口1904比第三开口1902多延伸穿过一层；例如，在一些实施例中，第四开口1904延伸穿过第一刻蚀终止层1202，而第三开口1902不延伸穿过第一刻蚀终止层1202。在一些实施例中，第三开口1902和第四开口1904可通过根据使用光刻和去除(例如刻蚀)工艺的掩模结构的选择性图案化工艺来形成。在一些实施例中，第三开口1902和第四开口1904各自具有第二宽度w

如图20的横截面视图2000中所绘示，在一些实施例中，第五开口2002形成在第三开口(图19的第三开口1902)上方，且第六开口2004形成在第四开口(图19的第四开口1904)上方。在这类实施例中，第五开口2002和第六开口2004可从接合介电层1810、第三介电层1808以及第三刻蚀终止层1806延伸。在一些实施例中，第五开口2002和第六开口2004还可部分地延伸到第二介电层1804中。在一些实施例中，第五开口2002和第六开口2004可分别直接上覆于第三开口(图19的第三开口1902)和第四开口(图19的第四开口1904)。在一些实施例中，第五开口2002和第六开口2004可通过根据使用光刻和去除(例如刻蚀)工艺的掩模结构的选择性图案化工艺来形成。在一些实施例中，第五开口2002和第六开口2004各自具有大于第二宽度w

如图21的横截面视图2100中所绘示，将第三导电材料沉积到第一刻蚀终止层1202、第二刻蚀终止层1802、第二介电层1804、第三刻蚀终止层1806、第三介电层1808以及接合介电层1810中的开口(例如图19的开口1902、图19的开口1904、图20的开口2002、图20的开口2004)中，从而形成耦合到TSV 132和第一背侧接触件128的接合穿孔123和接合线层122。在这类实施例中，嵌入在第一刻蚀终止层1202、第二刻蚀终止层1802、第二介电层1804、第三刻蚀终止层1806、第三介电层1808以及接合介电层1810内的接合穿孔123和接合线层122可形成配置在半导体衬底108的背侧108s上的额外接合结构126。另外，在一些实施例中，第一介电层802、第一刻蚀终止层1202、第二刻蚀终止层1802、第二介电层1804、第三刻蚀终止层1806、第三介电层1808以及接合介电层1810可统称为额外接合结构126的接合介电结构。

在一些实施例中，第三导电材料以及(因此)接合穿孔123和接合线层122包括铜或某一其它合适的导电材料。在一些实施例中，额外接合结构126的接合穿孔123具有第二宽度w

如图22的横截面视图2200中所绘示，在一些实施例中，可进行接合工艺2202以形成3D IC堆叠(stack)，其中第二IC管芯104通过额外接合结构126接合到第一IC管芯102，且通过第二接合结构120b(图21的第二接合结构120)接合到第三IC管芯106。在一些实施例中，第一IC管芯102包括第一衬底108a、配置在第一衬底108a上的第一半导体器件110a、配置在第一衬底108a上的第一内连线结构112a以及配置在第一内连线结构112a上的第一接合结构120a。在一些实施例中，第一IC管芯102的第一接合结构120a可接合到第二IC管芯104的额外接合结构126。另外，在一些实施例中，第二IC管芯104可包括配置在额外接合结构126与第二内连线结构112b(图21的第二内连线结构112)之间的第二衬底108b(图21的第二衬底108)、配置在第二衬底108b上的第二半导体器件110b(图21的第二半导体器件110)以及配置在第二内连线结构112b上的第二接合结构120b。在一些实施例中，第二IC管芯104的第二接合结构120b接合到第三IC管芯106的第三接合结构120c。在一些实施例中，第三IC管芯106可包括第三衬底108c、配置在第三衬底108c上的第三半导体器件110c、配置在第三衬底108c上的第三内连线结构112c以及配置在第三内连线结构112c上的第三接合结构120c。在一些实施例中，接合工艺2202可以是或包括融合接合工艺(fusion bondingprocess)、共晶接合工艺(eutectic bonding process)、金属接合工艺和/或其组合。因此，在一些实施例中，接合工艺2202可以是混合接合工艺。

在一些实施例中，第一IC管芯102和第三IC管芯106的第一衬底108a和第三衬底108c可各自具有在大约750微米与大约800微米之间的范围内的厚度。因此，在一些实施例中，第二IC管芯104的第二衬底108b可比第一衬底108a和第三衬底108c中的每一个更薄。在一些实施例中，TSV 132完全延伸穿过第二衬底108b，且可将第一IC管芯102电耦合到第二IC管芯104。第一衬底108a和第三衬底108c可以分别限定3D IC堆叠的最底部表面和最上部表面。因此，在3D IC堆叠的操作期间，从半导体器件(例如第一半导体器件110a、第二半导体器件110b、第三半导体器件110c)产生的任何热量可从半导体器件(例如第一半导体器件110a、第二半导体器件110b、第三半导体器件110c)耗散，且通过第一衬底108a和第三衬底108c离开3D IC堆叠。另外，由于第二IC管芯104中的第一背侧接触件128，在第二衬底108b中产生的热量可通过第一背侧接触件128有效地耗散，且通过接合结构(例如第一接合结构120a、第二接合结构120b、第三接合结构120c)、额外接合结构126和/或内连线结构(例如内连线结构112a、内连线结构112b、内连线结构112c)朝向第一衬底108a和/或第三衬底108c耗散，以减轻对半导体器件(例如第一半导体器件110a、第二半导体器件110b、第三半导体器件110c)的热损坏，而不增加第二IC管芯104的总高度，且因此，不增加图22的整个3D IC堆叠。

图23示出对应于图7到图22的方法2300的一些实施例的流程图。

虽然方法2300在下文示出且描述为一系列动作或事件，但应了解，不应以限制意义来解释这类动作或事件的所示出的排序。举例来说，除本文中所示出和/或描述的动作或事件之外，一些动作可与其它动作或事件以不同次序和/或同时出现。另外，可能需要并非所有的所示出动作实施本文中的描述的一或多个方面或实施例。另外，本文中所描绘的动作中的一或多个可在一或多个单独动作及/或阶段进行。

在动作2302处，半导体器件形成在半导体衬底的前侧上。图7示出对应于动作2302的一些实施例的横截面视图700。

在动作2304处，第一介电层形成在半导体衬底的背侧上方。图8示出对应于动作2304的一些实施例的横截面视图800。

在动作2306处，在第一介电层中形成第一开口以暴露半导体衬底的背侧的表面。图9示出对应于动作2306的一些实施例的横截面视图900。

在动作2308处，背侧接触件形成在第一开口内且包括第一材料，其中背侧接触件具有与第一介电层的上部表面实质上共面的上部表面。图10和图11分别示出对应于动作2308的一些实施例的横截面视图1000和横截面视图1100。

在动作2310处，第二介电层形成在第一介电层和背侧接触件上方。图12示出对应于动作2310的一些实施例的横截面视图1200。

在动作2312处，形成完全延伸穿过第一介电层、第二介电层以及半导体衬底的第二开口。图13示出对应于动作2312的一些实施例的横截面视图1300。

在动作2314处，衬底穿孔形成在第二开口中且包括第二材料。图17示出对应于动作2314的一些实施例的横截面视图1700。

在动作2316处，将接合介电层、接合穿孔、接合线层沉积在第二介电层上方，其中背侧接触件耦合到接合穿孔和接合线层。图18到图21示出对应于动作2316的一些实施例的横截面视图1800到横截面视图2100。

因此，本公开涉及一种在衬底穿孔之前在半导体衬底的背侧上形成背侧接触件的方法，使得背侧接触件可帮助从半导体衬底进行的热耗散而不增大包括衬底穿孔和背侧接触件的整个3D IC堆叠的尺寸。

因此，在一些实施例中，本公开涉及一种三维(3D)集成电路(IC)堆叠，包括：第一IC管芯，包括第一半导体衬底、配置在第一半导体衬底的前侧上的第一内连线结构以及配置在第一内连线结构上方的第一接合结构；第二IC管芯，包括第二半导体衬底、配置在第二半导体衬底的前侧上的第二内连线结构以及配置在第二半导体衬底的背侧上的第二接合结构，其中第二接合结构面向第一接合结构；以及第一背侧接触件，从第二接合结构延伸到第二半导体衬底的背侧并热耦合到第一内连线结构或第二内连线结构中的至少一个。

在一些其他实施例中，在所述的三维集成电路堆叠中，其中所述第二集成电路管芯更包括：衬底穿孔，从所述第二半导体衬底的所述背侧延伸穿过所述第二半导体衬底到所述第二半导体衬底的所述前侧，其中所述衬底穿孔与所述第一背侧接触件横向间隔开。

在一些其他实施例中，在所述的三维集成电路堆叠中，其中所述衬底穿孔并不电耦合到所述第一背侧接触件。

在一些其他实施例中，在所述的三维集成电路堆叠中，其中所述第一背侧接触件的最顶部表面配置在所述衬底穿孔的最顶部表面下方，其中所述衬底穿孔的最底部表面配置在所述第一背侧接触件的最底部表面下方。

在一些其他实施例中，在所述的三维集成电路堆叠中，其中所述第二集成电路管芯包括配置在所述第二半导体衬底上的第二半导体器件，且其中所述第一背侧接触件直接上覆于所述第二半导体器件。

在一些其他实施例中，在所述的三维集成电路堆叠中，其中所述第一背侧接触件包括钨，且其中所述第一内连线结构和所述第二内连线结构包括铜。

在一些其他实施例中，在所述的三维集成电路堆叠中，更包括：第三集成电路管芯，包括第三半导体衬底、配置在所述第三半导体衬底的前侧上的第三内连线结构以及配置在所述第三内连线结构上的第三接合结构，其中所述第三接合结构配置在所述第三半导体衬底与所述第二半导体衬底之间。

在其它实施例中，本公开涉及一种集成电路(IC)管芯，包括：半导体衬底；半导体器件，整合在半导体衬底的前侧上；内连线结构，配置在半导体衬底的前侧上，耦合到半导体器件，且包括嵌入在介电层内的内连线穿孔和内连线导线；第一接合结构，配置在内连线结构上；第二接合结构，配置在半导体衬底的背侧上且包括在接合介电结构内的接合线层和接合穿孔；背侧接触件，配置在第二接合结构内且耦合到第二接合结构的接合线层和接合穿孔，其中背侧接触件的最底部表面热耦合到半导体衬底的背侧，其中背侧接触件的最顶部表面配置在半导体衬底的最底部表面之上；以及衬底穿孔(TSV)，穿过半导体衬底且从第二接合结构延伸到内连线结构，其中TSV的最顶部表面在背侧接触件的最顶部表面之上。

在一些其他实施例中，在所述的集成电路管芯中，其中所述衬底穿孔横向配置在所述半导体器件旁边，且其中所述背侧接触件直接配置在所述半导体器件之上。

在一些其他实施例中，在所述的集成电路管芯中，其中所述背侧接触件和所述衬底穿孔耦合到接合衬垫，所述接合衬垫配置在接合到所述第二接合结构的第三接合结构内。

在一些其他实施例中，在所述的集成电路管芯中，其中所述接合衬垫包括铝。

在一些其他实施例中，在所述的集成电路管芯中，其中所述背侧接触件具有比所述衬底穿孔更高的热导率。

在一些其他实施例中，在所述的集成电路管芯中，其中所述衬底穿孔包括铜，且所述背侧接触件包括钨。

在一些其他实施例中，在所述的集成电路管芯中，其中所述背侧接触件通过胶体层与所述半导体衬底间隔开。

在一些其他实施例中，在所述的集成电路管芯中，更包括：额外背侧接触件，配置在所述第二接合结构内，且耦合到所述第二接合结构的所述接合线层和所述接合穿孔，其中所述额外背侧接触件通过所述半导体衬底与所述背侧接触件间隔开，且其中所述额外背侧接触件和所述背侧接触件直接配置在所述半导体器件之上。

在另外其它实施例中，本公开涉及一种形成集成电路的方法，方法包括：在半导体衬底的前侧上形成半导体器件；在半导体衬底的背侧上方沉积第一介电层；图案化第一介电层以在第一介电层中形成第一开口，其中第一开口暴露半导体衬底的背侧的表面；用第一材料填充第一开口；执行第一去除工艺以去除配置在第一介电层上方的第一材料，以在第一介电层的第一开口中形成包括第一材料的背侧接触件；在第一介电层和背侧接触件上方沉积第二介电层；图案化第二介电层和第一介电层以形成完全延伸穿过第一介电层、第二介电层以及半导体衬底的第二开口；用第二材料填充第二开口；执行第二去除工艺以在第二开口中形成包括第二材料的衬底穿孔(TSV)；以及在第二介电层上方形成更多介电层、接合穿孔以及接合线层，以在半导体衬底的背侧上形成第二接合结构，其中背侧接触件耦合到接合穿孔和接合线层。

在一些其他实施例中，在所述的形成集成电路的方法中，其中所述背侧接触件的所述形成在所述衬底穿孔的所述形成之前执行。

在一些其他实施例中，在所述的形成集成电路的方法中，其中所述第一材料具有比所述第二材料更高的热导率。

在一些其他实施例中，在所述的形成集成电路的方法中，其中当所述半导体衬底的所述背侧在所述半导体衬底的所述前侧之上时，所述衬底穿孔具有在所述背侧接触件的最顶部表面之上的最顶部表面。

在一些其他实施例中，在所述的形成集成电路的方法中，其中所述衬底穿孔的所述最顶部表面以第一距离位于所述背侧接触件的所述最顶部表面之上，且其中所述第一距离等于所述第二介电层的厚度。

前文概述数个实施例的特征使得本领域的技术人员可更好地理解本公开的各方面。本领域的技术人员应了解，其可以易于使用本公开作为设计或修改用于进行本文中所介绍的实施例的相同目的和/或实现相同优势的其它工艺和结构的基础。本领域的技术人员还应认识到，这类等效构造并不脱离本公开的精神和范围，且本领域的技术人员可在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替代以及更改。