基于GaN的MIS-HEMT器件的制备方法和比较器电路

摘要

本申请涉及一种基于GaN的MIS‑HEMT器件的制备方法和比较器电路，属于微电子技术领域，该方法包括：对基于GaN的耗尽型MIS‑HEMT器件的栅槽进行刻蚀；对刻蚀后的栅槽进行清洗；确定清洗后的栅槽的深度是否与期望阈值电压匹配；在清洗后的栅槽的深度与期望阈值电压不匹配的情况下，再次对基于GaN的耗尽型MIS‑HEMT器件的栅槽进行刻蚀，直至清洗后的栅槽的深度与期望阈值电压匹配时停止；可以解决基于GaN的耗尽型MIS‑HEMT器件的阈值电压过负问题；可以通过多次刻蚀增大阈值电压，使得耗尽型器件和增强型器件的阈值匹配，同时不影响器件稳定性；同时提高刻蚀精度，刻蚀过程的可控性高，材料损伤较小。

说明书

【技术领域】

本申请涉及一种基于GaN的MIS-HEMT器件的制备方法和比较器电路，属于微电子技术领域。

【背景技术】

随着宽禁带半导体集成电路的发展，数字和运算电路的应用需求随之增长。GaN为宽禁带半导体代表器件之一，使用GaN的集成电路可以提升器件的功率，效率和减少尺寸。

其中，MIS-HEMT((金属(M)-绝缘体(I)-半导体(S)-高电子迁移率晶体管))结构作为GaN器件的典型代表，通过在栅极与势垒之间加入介电层，有高耐压，低漏电，大电压工作范围和温度可靠性高的优点，MIS-HEMT器件也广泛应用于功率器件。

然而，传统的基于GaN的耗尽型MIS-HEMT器件受到介电层的影响，增加了栅电极与势垒层的距离，导致耗尽型MIS-HEMT器件的阈值电压过负，减弱了栅极的工作范围和控制能力的问题。

【发明内容】

本申请提供了一种基于GaN的MIS-HEMT器件的制备方法和比较器电路，可以解决由于基于GaN的耗尽型MIS-HEMT器件的阈值电压过负，导致的减弱了栅极的工作范围和控制能力的问题。本申请提供如下技术方案：

第一方面，提供一种基于GaN的MIS-HEMT器件的制备方法，所述方法包括：

获取基于GaN的耗尽型MIS-HEMT器件，所述基于GaN的耗尽型MIS-HEMT器件的阈值电压为负，且所述阈值电压小于预设电压值；

对所述基于GaN的耗尽型MIS-HEMT器件的栅槽进行刻蚀；

对刻蚀后的栅槽进行清洗；

确定清洗后的栅槽的深度是否与期望阈值电压匹配；

在所述清洗后的栅槽的深度与所述期望阈值电压不匹配的情况下，再次执行所述对所述基于GaN的耗尽型MIS-HEMT器件的栅槽进行刻蚀的步骤，直至所述清洗后的栅槽的深度与所述期望阈值电压匹配时停止，得到改进的基于GaN的耗尽型MIS-HEMT器件。

可选地，所述对所述基于GaN的耗尽型MIS-HEMT器件的栅槽进行刻蚀，包括：

对所述栅槽进行第一时长的刻蚀；

或者，

对所述栅槽进行预设深度的刻蚀。

可选地，所述对所述基于GaN的耗尽型MIS-HEMT器件的栅槽进行刻蚀，包括：

使用反应刻蚀机对所述栅槽进行氧气等离子刻蚀。

可选地，所述使用反应刻蚀机对所述栅槽进行氧气等离子刻蚀，包括：

使用所述反应刻蚀机的氧气等离子与所述栅槽内的AlGaN反应，使用光刻作为掩膜选择刻蚀区域保护非刻蚀区域进行每次的刻蚀。

可选地，所述确定清洗后的栅槽的深度是否与期望阈值电压匹配，包括：

确定刻蚀次数是否达到预设次数，所述预设次数与所述期望阈值电压对应；

在所述刻蚀次数达到所述预设次数时，确定所述清洗后的栅槽的深度与所述期望阈值电压匹配。

可选地，所述确定清洗后的栅槽的深度是否与期望阈值电压匹配，包括：

获取所述清洗后的栅槽的深度；

确定所述清洗后的栅槽的深度是否达到预设深度，所述预设深度与所述期望阈值电压对应；

在所述清洗后的栅槽的深度达到所述预设深度时，确定所述清洗后的栅槽的深度与所述期望阈值电压匹配。

可选地，所述对刻蚀后的栅槽进行清洗，包括：

使用清洗溶液对所述刻蚀后的栅槽进行第二时长的清洗。

第二方面，提供一种比较器电路，所述比较器电路为全GaN集成电路，所述比较器电路包括根据第一方面提供的基于GaN的MIS-HEMT器件的制备方法得到的GaN器件；所述比较器电路包括：差分输入模块、负载模块和电流源调制模块；

所述电流源调制模块用于提供稳定的漏极电流；

所述差分输入模块与所述电流源调制模块相连，并用于生成参考电压与输入电压之间的差分信号；

所述负载模块与所述差分输入模块相连，并用于根据所述差分信号输出所述参考电压与所述输入电压之间的比较结果。

可选地，所述差分输入模块包括：第一GaN器件和第二GaN器件，所述第一GaN器件和第二GaN器件基于所述GaN的MIS-HEMT器件的制备方法制备得到；

所述第一GaN器件的栅极接入参考电压，所述第二GaN器件的栅极接入输入电压；所述第一GaN器件的源极和所述第二GaN器件的源极均与所述电流源调制模块的漏极相连；

在所述参考电压大于所述输入电压时，所述第一GaN器件导通，所述第二GaN器件关断；

在所述参考电压小于所述输入电压时，所述第二GaN器件导通，所述第一GaN器件关断。

可选地，所述负载模块包括第三GaN器件和第四GaN器件，所述第三GaN器件和所述第四GaN器件基于所述GaN的MIS-HEMT器件的制备方法制备得到；

所述第三GaN器件的栅极和所述第四GaN器件的栅极连接至所述第四GaN器件的源极，所述第四GaN器件一直处于导通状态，所述第三GaN器件的栅极电压作为输出电压；

在所述参考电压大于所述输入电压时，所述第三GaN器件导通，所述输出电压为高电平；

在所述参考电压小于所述输入电压时，所述第三GaN器件关断，所述输出电压为低电平。

本申请的有益效果在于：通过对基于GaN的耗尽型MIS-HEMT器件的栅槽进行刻蚀；对刻蚀后的栅槽进行清洗；确定清洗后的栅槽的深度是否与期望阈值电压匹配；在清洗后的栅槽的深度与期望阈值电压不匹配的情况下，再次执行对基于GaN的耗尽型MIS-HEMT器件的栅槽进行刻蚀的步骤，直至清洗后的栅槽的深度与期望阈值电压匹配时停止，得到改进的基于GaN的耗尽型MIS-HEMT器件；可以解决由于基于GaN的耗尽型MIS-HEMT器件的阈值电压过负，导致的减弱了栅极的工作范围和控制能力的问题；可以通过多次刻蚀增加栅槽深度，从而增大阈值电压，使得耗尽型器件和增强型器件的阈值匹配，同时不影响器件稳定性。另外，通过多次重复刻蚀，可以提高刻蚀精度，刻蚀过程的可控性高，材料损伤较小。

另外，本申请提供的比较器电路中第四GaN器件M4为自举型结构，可以提高比较器电路的精确度和工作电压的范围。

另外，比较器电路的输出部分带有反馈结构(即，M3与M4的栅极连接到电压输出端V

另外，比较器电路为全GaN器件，GaN器件具有耐压大频率高特点，相较于传统的CMOS电路的输入和输出的多级结构来说，由于传统的结构由于耐压小，因此，需要预防大级保护降低输入电压，同时输出需要放大缓冲级增大输出电压。而GaN电路由于可大电压工作，输入和输出可以直接应用于下一部分，这样无需设置预放大级和缓冲级即可实现相同的功能，使得GaN集成电路有更简洁的拓扑和更小的尺寸。

上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，并可依照说明书的内容予以实施，以下以本申请的较佳实施例并配合附图详细说明如后。

【附图说明】

图1是本申请一个实施例提供的基于GaN的MIS-HEMT器件的制备方法的流程图；

图2是本申请一个实施例提供的基于GaN的MIS-HEMT器件的结构示意图；

图3是本申请一个实施例提供的比较器电路的结构示意图。

【具体实施方式】

下面结合附图和实施例，对本申请的具体实施方式作进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。

基于GaN的增强型MIS-HEMT器件(下文中简称增强型器件)的工作电压和基于GaN的耗尽型MIS-HEMT器件(下文中简称耗尽型器件)的工作电压相同时，所处的工作状态不同。基于此，在集成电路中，为了实现不同的工作状态，往往需要集成增强型器件和耗尽型器件。这样，相较于只使用增强型或者耗尽型集成的电路来说，可以简化电路结构，较少电路的级数，降低电路功耗，扩大工作范围和频率。

然而，由于现有的基于GaN的耗尽型MIS-HEMT器件的制备工艺得到的耗尽型器件存在阈值电压过负(即，该耗尽型器件的阈值电压为-10V左右，预设电压值约为-3V)的问题，这会导致耗尽型器件的阈值电压与增强型器材的阈值电压不匹配。

基于上述问题，本申请中，通过对基于GaN的耗尽型MIS-HEMT器件的阈值电压进行优化，使得优化后的耗尽型器材的阈值电压增大(大于预设电压值)，同时不影响器件稳定性。

下面对本申请提供的基于GaN的MIS-HEMT器件的制备方法(即对基于GaN的耗尽型MIS-HEMT器件的阈值电压进行优化的方式)进行介绍。

图1是本申请一个实施例提供的基于GaN的MIS-HEMT器件的制备方法的流程图。该方法至少包括以下几个步骤：

步骤101，获取基于GaN的耗尽型MIS-HEMT器件，该基于GaN的耗尽型MIS-HEMT器件的阈值电压为负，且阈值电压小于预设电压值。

传统的基于GaN的MIS-HEMT器件的结构自下而上依次包括：衬底、位于衬底上的GaN缓冲层、在GaN缓冲层上外延生长的AlGaN势垒层、位于AlGaN势垒层上的栅绝缘层、位于AlGaN势垒层上且穿过栅绝缘层的源极和漏极、以及位于栅绝缘层上的栅极。传统的HEMT器件为耗尽型(D-mode)器件，当栅源电压小于阈值电压时，器件处于截止状态；当栅源电压为固定值，且大于阈值电压时，器件导通；当源-漏电压较小时，源-漏电压与漏极电流的比值为开态电阻。参考图2中(a)部分所示的传统的基于GaN的耗尽型MIS-HEMT器件的部分结构示意图，采用常规工艺制备的GaN MIS-HEMT器件为D-mode器件，即耗尽型器件，阈值电压小于0。

步骤102，对基于GaN的耗尽型MIS-HEMT器件的栅槽进行刻蚀。

本实施例中，对基于GaN的耗尽型MIS-HEMT器件的栅槽进行刻蚀，包括但不限于：对栅槽进行第一时长的刻蚀；或者，对栅槽进行预设深度的刻蚀。

其中，第一时长或者预设深度均为预设值，如：第一时长为3-5分钟中的任意数值，预设深度为0.2-0.8nm中的任意数值，本实施例不对第一时长和预设深度的取值作限定。

本实施例中，通过对栅槽进行多次重复刻蚀，可以提高刻蚀精度(达到1nm以下)，刻蚀过程的可控性高，材料损伤较小。

本实施例中，对基于GaN的耗尽型MIS-HEMT器件的栅槽进行刻蚀，包括：使用反应刻蚀机对栅槽进行氧气等离子刻蚀。

具体地，使用反应刻蚀机对栅槽进行氧气等离子刻蚀，包括：使用反应刻蚀机的氧气等离子与栅槽内的AlGaN反应，使用光刻作为掩膜选择刻蚀区域保护非刻蚀区域进行每次的刻蚀。

步骤103，对刻蚀后的栅槽进行清洗。

使用清洗溶液对刻蚀后的栅槽进行第二时长的清洗。其中，清洗溶液可以为HCL，清洗时长可以为1-2分钟中的任意数值，本实施例不对清洗溶液的实现方式和清洗时长的取值作限定。

步骤104，确定清洗后的栅槽的深度是否与期望阈值电压匹配。

在一个示例中，确定清洗后的栅槽的深度是否与期望阈值电压匹配，包括：确定刻蚀次数是否达到预设次数，该预设次数与期望阈值电压对应；在刻蚀次数达到预设次数时，确定清洗后的栅槽的深度与期望阈值电压匹配。

由于每次刻蚀的深度固定，而栅槽的深度与阈值电压呈正相关关系，即，随着栅槽的深度增加、阈值电压逐渐增大，因此，可以根据期望阈值电压确定出对应的预设深度，这样，基于预设深度和每次刻蚀的深度可以确定出需要刻蚀的预设次数。比如：确定出期望阈值电压对应的次数为40-60次中的任意数值。

在另一个示例中，确定清洗后的栅槽的深度是否与期望阈值电压匹配，包括：获取清洗后的栅槽的深度；确定清洗后的栅槽的深度是否达到预设深度，该预设深度与期望阈值电压对应；在清洗后的栅槽的深度达到预设深度时，确定清洗后的栅槽的深度与期望阈值电压匹配。

其中，清洗后的栅槽的深度可以基于刻蚀次数确定，由于每次刻蚀的深度相同，因此，通过计算刻蚀次数与每次刻蚀的深度的乘积，即可得到清洗后的栅槽的深度。

步骤105，在清洗后的栅槽的深度与期望阈值电压不匹配的情况下，再次执行步骤102，直至清洗后的栅槽的深度与期望阈值电压匹配时停止，得到改进的基于GaN的耗尽型MIS-HEMT器件。

本实施例中，改进的基于GaN的耗尽型MIS-HEMT器件的阈值电压仍小于0，但该阈值电压大于预设电压值，即，不存在阈值电压过负的问题。

参考图2中(b)部分所示的刻蚀完成后得到的改进的基于GaN的耗尽型MIS-HEMT器件，根据图2可知，(b)部分所示的耗尽型器件的栅槽深度增大，相应地，(b)部分所示的耗尽型器件的阈值电压大于(a)部分所示的耗尽型器件的阈值电压。

综上所述，本实施例提供的基于GaN的MIS-HEMT器件的制备方法，通过对基于GaN的耗尽型MIS-HEMT器件的栅槽进行刻蚀；对刻蚀后的栅槽进行清洗；确定清洗后的栅槽的深度是否与期望阈值电压匹配；在清洗后的栅槽的深度与期望阈值电压不匹配的情况下，再次执行对基于GaN的耗尽型MIS-HEMT器件的栅槽进行刻蚀的步骤，直至清洗后的栅槽的深度与期望阈值电压匹配时停止，得到改进的基于GaN的耗尽型MIS-HEMT器件；可以解决由于基于GaN的耗尽型MIS-HEMT器件的阈值电压过负，导致的减弱了栅极的工作范围和控制能力的问题；可以通过多次刻蚀增加栅槽深度，从而增大阈值电压，使得耗尽型器件和增强型器件的阈值匹配，同时不影响器件稳定性。另外，通过多次重复刻蚀，可以提高刻蚀精度，刻蚀过程的可控性高，材料损伤较小。

本申请还提供一种比较器电路，该比较器电路为全GaN集成电路，所述比较器电路包括使用上述实施例提供的基于GaN的MIS-HEMT器件的制备方法得到的GaN器件。

图3是本申请一个实施例提供的比较器电路的结构示意图，根据图3可知，比较器电路包括差分输入模块31、负载模块32和电流源调制模块33。

电流源调制模块33用于提供稳定的漏极电流；

差分输入模块31与电流源调制模块33相连，并用于生成参考电压与输入电压之间的差分信号；

负载模块32与差分输入模块31相连，并用于根据差分信号输出参考电压与输入电压之间的比较结果。

在一个示例中，差分输入模块包括：第一GaN器件M1和第二GaN器件M2，第一GaN器件M1和第二GaN器件M1基于GaN的MIS-HEMT器件的制备方法制备得到。第一GaN器件的栅极接入参考电压，第二GaN器件的栅极接入输入电压；第一GaN器件的源极和第二GaN器件的源极均与电流源调制模块的漏极相连；在参考电压大于输入电压时，第一GaN器件导通，第二GaN器件关断；在参考电压小于输入电压时，第二GaN器件导通，第一GaN器件关断。

在一个示例中，负载模块包括第三GaN器件M3和第四GaN器件M4，第三GaN器件M3和第四GaN器件M4基于GaN的MIS-HEMT器件的制备方法制备得到；第三GaN器件的栅极和第四GaN器件的栅极连接至第四GaN器件的源极，第四GaN器件一直处于导通状态，第三GaN器件的栅极电压作为输出电压；在参考电压大于输入电压时，第三GaN器件导通，输出电压为高电平；在参考电压小于输入电压时，第三GaN器件关断，输出电压为低电平。

换言之，在输出电压为高电平时，参考电压与输入电压之间的比较结果为：参考电压大于输入电压；在输出电压为低电平时，参考电压与输入电压之间的比较结果为：参考电压小于输入电压。

在一个示例中，电流源调制模块33通过第五GaN器件M5实现，第五GaN器件M5受到偏置电压V

本实施例中，第四GaN器件M4为自举型结构，可以提高比较器电路的精确度和工作电压的范围。

另外，本实施例提供的比较器电路的输出部分带有反馈结构(即，M3与M4的栅极连接到电压输出端Vout)，加快了高低电平的转换，提高了电路的电压摆率(转化速度)和高低电平的摆幅(高电平高，低电平低)。

另外，本实施例提供的比较器电路为全GaN器件，GaN器件具有耐压大频率高特点，相较于传统的CMOS电路的输入和输出的多级结构来说，由于传统的结构由于耐压小，因此，需要预防大级保护降低输入电压，同时输出需要放大缓冲级增大输出电压。而GaN电路由于可大电压工作，输入和输出可以直接应用于下一部分，这样无需设置预放大级和缓冲级即可实现相同的功能，使得GaN集成电路有更简洁的拓扑和更小的尺寸。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

上述仅为本申请的一个具体实施方式，其它基于本申请构思的前提下做出的任何改进都视为本申请的保护范围。