三维电阻式随机存取存储器和能够获得这种存储器的方法

摘要

本发明的一个方面涉及包括至少一个存储器单元(CM)的存储器(ME)，每个存储器单元(CM)包括：基本上沿着第一平面(PP)延伸的被称为平面电极(EP)的第一电极；基本上沿着与第一平面(PP)平行的第二平面(PF)延伸的被称为浮动电极(EF)的第二电极；基本上沿着与第一平面(PP)垂直的方向延伸的被称为垂直电极(EV)的第三电极。此外，平面电极(EP)包括至少一个第一部分，该至少一个第一部分面向浮动电极(EF)的第一部分，第一电极(EP)的第一部分和第二电极(EF)的第一部分被第一活性材料(C1)的第一层(C1)隔开，垂直电极(EV)包括至少一个第一部分，该至少一个第一部分面向浮动电极(EF)的第二部分，垂直电极(EV)的第一部分和浮动电极(EF)的第二部分被第二活性材料的第二层(C2)隔开，第一活性材料能够形成选择器(SE)或存储点(PM)，并且第二活性材料能够形成存储点(PM)或选择器(SE)，第一电极(EP)和第二电极(EF)不共享与第一平面(PP)或第二平面(PF)平行的任何平面。

说明书

技术领域

本发明的技术领域是存储器领域。本发明涉及三维(以下称为3D)存储器，尤其涉及其中选择器与每个存储点相关联以形成存储器单元的3D存储器。本发明还涉及一种能够获得这种存储器的方法。

背景技术

在二维(以下称为2D)存储器技术中，与存储点PM的寻址相关的已知问题是泄漏路径的问题。实际上，如图1A中所图示的，当将读取电位施加到行和列以便读取存储点PM矩阵的存储点PM时，电流不仅经过目标存储点PM(即是说位于所选的行和列的交叉点-实线箭头)，而且也经过寄生路径(通过在低电阻中未被寻址的存储点PM-虚线箭头)，这会改变存储点PM的读数。

在2D结构中，通过在存储点PM和寻址列或行之间插入选择器SE，很容易减少或者甚至消除寄生路径的问题，如图1B中所图示。选择器SE由浮动电极EF(即是说它在存储器操作期间不连接到任何电位参考)、活性材料C1/C2(通常根据活性材料C2/C1而被选择用于存储点PM)和电极EP/EV组成。然而，这样的配置在3D存储器的情况下直到现在还没有就位。实际上，在3D存储器的情况下，选择器SE就位将导致平面电极EP之间的短路，所述短路由浮动电极EF引起。

因此，存在对包括选择器SE的3D存储器的需求，以便减少或消除泄漏路径的问题。还存在对能够获得这种存储器的方法的需求。

发明内容

本发明通过提出一种针对每个存储点都包括选择器的3D存储器设备来提供对上述问题的解决方案。作为记录，3D存储器是集成策略的结果，其中设备在空间的三个方向上进行组织，而不再像传统2D存储器那样仅在水平平面上。这种配置使得能够提高存储器设备的性能，同时增加存储密度(从而降低制造成本)。

本发明的一个方面涉及一种存储器，尤其是3D存储器，包括至少一个存储器单元，优选为多个存储器单元，每个存储器单元包括：

-基本上沿着第一平面延伸的被称为平面电极的第一电极；

-基本上沿着与第一平面平行的第二平面延伸的被称为浮动电极的第二电极；

-基本上沿着与第一平面垂直的方向延伸的被称为垂直电极的第三电极。

此外，平面电极包括至少一个第一部分，该至少一个第一部分面向浮动电极的第一部分，平面电极的第一部分和浮动电极的第一部分被第一活性材料的第一层隔开。类似地，垂直电极包括至少一个第一部分，该至少一个第一部分面向浮动电极的第二部分，垂直电极的第一部分和浮动电极的第二部分被第二活性材料的第二层隔开。最后，第一活性材料能够形成选择器或存储点，并且第二活性材料能够形成存储点或选择器。此外，第一电极与第二电极不共享与第一平面或与第二平面平行的任何平面。

由于本发明，每个存储点都与选择器相关联，这使得可以在存储点的寻址期间减少或者甚至消除泄漏路径问题。此外，每个存储点都与一个选择器相关联，其几何形状可以被控制。

除了在前述段落中描述的特征之外，根据本发明的第一方面的存储器可以具有以下特征中的一个或多个特征，单独地或者根据其所有技术上可能的组合来考虑。

有利地，第一绝缘体材料的第一层与第二活性材料的第二层隔开第二分隔距离TR2，该第二距离TR2根据第一活性材料的性质而被选择。

本发明的第二方面涉及一种制造包括至少一个存储器单元的存储器的方法，所述方法包括：

-沉积第一绝缘体材料的第一层的第一步骤；

-沉积导体材料的第一层的第二步骤；

-沉积第二绝缘体材料的第二层的第三步骤；

所述沉积第一绝缘体材料的第一层的第一步骤、沉积导体材料的第一层的第二步骤和沉积第二绝缘体材料的第二层的第三步骤能够迭代多次。

此外，根据本发明第二方面的方法还包括：

-各向异性蚀刻的第一步骤，以便在第一绝缘体材料的第一层、导体材料的第一层和第二绝缘体材料的第二层中产生开口；

-选择性地蚀刻导体材料的第一层的第一步骤，以便在所述导体材料的第一层中形成凹痕；

-沉积或生长第三绝缘体材料的第三层的步骤，以便填充在选择性地蚀刻导体材料的第一层的第一步骤期间获得的凹痕；

-选择性地蚀刻第一绝缘体材料的第一层的第二步骤；

-保形沉积第一活性材料的第一层的第一步骤；

-沉积导体材料的第二层的第五步骤；

-各向异性地蚀刻第一活性材料的第一层和导体材料的第二层的第三步骤；

-保形沉积第二活性材料的第二层的第二步骤；

-沉积导体材料的第三层的第六步骤；

第一活性材料能够形成选择器或存储点，并且第二活性材料能够形成存储点或选择器。

本发明的第三方面涉及一种用于制造包括至少一个存储器单元的存储器的方法，所述方法包括：

-沉积第一绝缘体材料的第一层的第一步骤；

-沉积第一活性材料的第一层的第七步骤；

-沉积导体材料的第一层的第二步骤；

-沉积第二绝缘体材料的第二层的第三步骤；

所述沉积第一绝缘体材料的第一层的第一步骤、沉积第一活性材料的第一层的第七步骤、沉积导体材料的第一层的第二步骤和沉积第二绝缘体材料的第二层的第三步骤能够迭代多次。

此外，根据本发明第三方面的方法还包括：

-各向异性蚀刻的第一步骤，以便在第一绝缘体材料的第一层、第一活性材料的第一层、导体材料的第一层和第二绝缘体材料的第二层中产生开口；

-选择性地蚀刻导体材料的第一层的第一步骤，以便在所述导体材料的第一层中形成凹痕；

-沉积或生长第三绝缘体材料的第三层的步骤，以便填充在选择性地蚀刻导体材料的第一层的第一步骤期间获得的凹痕；

-选择性地蚀刻第一绝缘体材料的第一层的第二步骤；

-沉积导体材料的第二层的第五步骤；

-各向异性地蚀刻导体材料的第二层的第三步骤；

-保形沉积第二活性材料的第二层的第二步骤；

-沉积导体材料的第三层的第六步骤；

第一活性材料能够形成选择器或存储点，并且第二活性材料能够形成存储点或选择器。

根据本发明的第二方面或第三方面的方法使得可以对3D结构中的选择器和/或存储点的几何形状(特别是通过在这两个选择性蚀刻步骤期间获得的凹痕的尺寸)进行精确控制。

除了在前述段落中描述的特征之外，根据本发明的第二方面或第三方面的存储器可以具有以下特征中的一个或多个特征，单独地或根据其所有技术上可能的组合来考虑。

优选地，当沉积或生长第三绝缘体材料的第三层的步骤是沉积步骤时，那么所述步骤包括：

-沉积第三绝缘体材料的第三层的第一子步骤；

-各向异性地蚀刻第三绝缘体材料的第三层的第二子步骤。

有利地，沉积或生长第三绝缘体材料的第三层的步骤是热生长步骤。

有利地，导体材料选自TiN、TaN、TaCN、Ta、Ti、W、Cu、Ru、Mo、Co、C、Al和/或Ag或者包含至少两种所述金属的合金。

有利地，当活性材料旨在形成选择器时，那么后者选自VOx、GeSe、TiOx、TaxOy。

有利地，当活性材料旨在形成存储点时，那么后者选自HfOx、AlxOy、TaxOy、CuTeGe、GST、TiOx、SiOx。

通过阅读以下的描述以及通过检查所附的附图，将更好地理解本发明及其不同的应用。

附图说明

呈现这些附图是为了说明的目的，而决不是限制本发明。

-图1示出了没有(图1A)选择器和具有(图1B)选择器的2D存储器设备的示意表示。

-图2示出了根据本发明第一方面的实施例的存储器的示意表示。

-图3示出了根据本发明第一方面的实施例的存储器的示意表示。

-图4示出了根据本发明第二方面的实施例的方法的步骤的示意表示。

-图5示出了借助于根据本发明第二方面的方法获得的存储器单元的示意表示。

-图6示出了根据本发明第二方面的方法的逻辑图。

-图7示出了在根据本发明的第三方面的方法的实施过程中获得的堆叠的示意表示。

-图8示出了借助于根据本发明第三方面的方法获得的存储器的存储器单元的示意表示。

-图9示出了根据本发明第三方面的方法的逻辑图。

具体实施方式

除非另有说明，否则出现在不同附图中的相同元件具有单个参考标记。

如图2和图3中所图示，本发明第一方面的第一实施例涉及一种存储器ME，特别是三维存储器，包括至少一个存储器单元CM，优选为多个存储器单元CM(如图3中所图示，其中所述存储器包括两个存储器单元)。每个存储器单元CM包括基本上沿着第一平面PP延伸的被称为平面电极EP的第一电极、基本上沿着与第一平面PP平行的第二平面PF延伸的被称为浮动电极EF的第二电极、以及基本上沿着与第一平面PP和第二平面PF垂直的方向延伸的被称为垂直电极EV的第三电极。此外，平面电极EP包括至少一个第一部分，该至少一个第一部分在第一区域RR1的水平上面向浮动电极EF的第一部分，平面电极EP的第一部分和浮动电极EF的第一部分由第一活性材料的第一层C1隔开。类似地，垂直电极EV包括至少一个第一部分，该至少一个第一部分在第二区域RR2的水平上面向浮动电极EF的第二部分，垂直电极EV的第一部分和浮动电极EF的第二部分由第二活性材料的第二层C2隔开。最后，第一电极EP和第二电极EF不共享与第一平面PP或第二平面PF平行的任何平面。换句话说，两个电极位于两个不同的平面中。垂直电极EV优选为柱体形状，甚至更优选为直圆柱体。作为记录，柱体是其母线平行的调节面。垂直电极EV的宽度(或直圆柱体的直径)受所述柱体的高度和所使用的制造方法的限制。特别地，给定方法所允许的最大形状方面将使得可以根据所述垂直电极EV的高度知晓垂直电极EV的最小直径。垂直电极EV、平面电极EP和浮动电极EF的导体材料可以选自TiN、TaN、TaCN、Ta、Ti、W、Cu、Ru、Mo、Co、C、Al和/或Ag或其合金。

此外，第一活性材料C1能够形成选择器SE或存储点PM，并且第二活性材料C2能够形成存储点PM或选择器SE。因此，每个存储器单元CM包括选择器SE和存储点PM。被用来获得选择器的材料可以特别包括VOx、GeSe、TiOx、TaxOy。被用来获得存储点的材料可以特别包括HfOx、AlxOy、TaxOy、CuTeGe、GST、TiOx、SiOx。例如，第一活性材料(分别地，第二活性材料)是GeSe，而第二活性材料(分别地，第一活性材料)是GST(GeSbTe)。

这样获得的存储器ME具有许多优点。由于与每个存储器单元CM中的存储点PM相关联的选择器SE的存在，特别地使得可以减少或者甚至消除泄漏路径。在下文中，PM被认为意指由围绕能够形成存储点PM的活性材料(例如第一活性材料的第一层C1或第二活性材料的第二层C2)的两个电极(例如平面电极EP和浮动电极EF或者浮动电极EF和垂直电极EV)构成的组件。类似地，选择器SE被认为意指由围绕能够形成选择器SE的活性材料的两个电极构成的组件。每个存储器单元CM的布置还使得可以通过两个距离来调制浮动电极EF和平面电极EP之间的交换表面。这两个长度被表示在图2B中。这些距离中的第一个TR1是将平面电极EP与第二活性材料的第二层C2隔开的距离。这些距离中的第二个TR2对应于将第一绝缘体材料的第一层CI1与第二活性材料的第二层C2隔开的距离。

本发明的第二方面涉及使得可以获得根据本发明的第一方面的存储器ME的制造方法。图4、图5和图6中图示出的本发明的第二方面的实施例涉及一种用于制造包括至少一个存储器单元CM、优选为多个存储器单元CM的存储器ME的方法。

如图4A中所图示，该方法包括沉积第一绝缘体材料的第一层CI1的第一步骤D1。在一个实施例中，第一绝缘体材料是SiN。在一个实施例中，第一绝缘体材料的第一层CI1的厚度被包括在15nm和25nm之间，优选地等于20nm。以更一般的方式，第一绝缘体材料的第一层CI1的厚度确定浮动电极EF的厚度，并且因此必须根据与所述浮动电极EF相关的技术限制来进行选择。沉积可以在诸如硅衬底SB之类的衬底SB上执行。

如图4B中所图示，该方法接下来包括在第一绝缘体材料的第一层CI1上沉积导体材料的第一层EP的第二步骤D2。在一个实施例中，导体材料选自TiN、TaN、TaCN、Ta、Ti、W、Cu、Ru、Mo、Co、C、Al和/或Ag或其合金之一。在一个实施例中，导体材料的第一层EP的厚度被包括在15nm和25nm之间，优选地等于20nm。

如图4C中所图示，该方法接下来包括在导体材料的第一层EP上沉积第二绝缘体材料的第二层C12的第三步骤D3。在一个实施例中，第二绝缘体材料是SiOx。在一个实施例中，第二绝缘体材料的第二层CI2的厚度被包括在15nm和25nm之间，优选地等于20nm。

当希望制造多个存储器单元CM时，如图3中所图示，这前三个步骤D1、D2、D3被重复与每个垂直电极EV的存储器单元CM的期望数目一样多的次数。在一个实施例中，重复次数被包括在二到六十四之间。应当注意，沉积第一绝缘体材料的第一层CI1的第一步骤D1和沉积第二绝缘体材料的第二层CI2的第三步骤D3可以在每次重复之间被转置。例如，在上述三个步骤重复两次的情况下，CI1/EP/CI2层的交替之后可以是CI2/EP/CI1层的交替从而获得堆叠CI1/EP/CI2/CI2/EP/CI1。

一旦获得如图4D中所图示的堆叠，根据本发明的方法包括各向异性蚀刻的第一步骤GA1，以便在第一绝缘体材料的第一层CI1、导体材料的第一层EP和第二绝缘体材料的第二层CI2中产生开口OUV。特别旨在形成垂直电极EV的开口OUV优选地为柱体形状，甚至更优选为直圆柱体。作为记录，柱体是其母线平行的调节面。开口OUV(以及因此垂直电极EV)的宽度(或直圆柱体的直径)受所述柱体的高度和所使用的制造方法的限制。特别地，给定方法所允许的最大形状方面将使得可以根据所述垂直电极EV的高度知晓垂直电极EV的最小直径。在一个实施例中，开口OUV的直径被包括在40nm和100nm之间。当期望多个存储器单元CM时，执行蚀刻以在第一绝缘体材料的多个第一层CI1、导体材料的多个第一层EP和第二绝缘体材料的多个第二层CI2中产生开口OUV。类似地，当期望多个垂直电极EV时，执行各向异性蚀刻的第一步骤GA1以产生多个开口OUV，诸如先前描述的。

如图4E中所图示，该方法接下来包括选择性地蚀刻导体材料的第一层EP的第一步骤GSl。选择性地蚀刻被认为意指在所述蚀刻期间，第一导体材料的第一层EP的蚀刻速率大于其他层的蚀刻速率。该蚀刻将使得可以在第一导体材料的第一层EP的水平上在开口OUV的侧表面中产生凹痕RT1。该第一选择性地蚀刻尤其使得可以选择该凹痕RT1的重要性并且因此选择第二活性材料的第二层C2与平面电极EP隔开的距离TR1。在一个实施例中，凹痕RT1被包括在15nm和25nm之间，优选为20nm。

如图4F中所图示，根据本发明的方法包括沉积或生长第三绝缘体材料的第三层CI3的第四步骤D4。在该步骤期间，沉积足够量的材料以填充在选择性地蚀刻导体材料的第一层EP的先前步骤GS1期间形成的凹痕RT1。在一个实施例中，第三绝缘体材料是SiOx。在一个实施例中，沉积或生长第三绝缘体材料的第三层CI3的步骤D4通过热生长来执行，以便填充在选择性地蚀刻导体材料的第一层EP的步骤GS1期间产生的凹痕。

在该步骤结束时，如图4G中所图示，该方法包括各向异性地蚀刻第三绝缘体材料的第三层CI3的第二步骤GA2，以使得仅第三绝缘体材料的第三层CI3的位于选择性地蚀刻导体材料的第一层EP的步骤GS1期间产生的凹痕RT1中的部分被保留。当沉积或生长第三绝缘体材料的第三层CI3的步骤D4通过热生长来执行时，则不实施各向异性地蚀刻第三绝缘体材料的第三层CI3的第二步骤GA2，当在选择性地蚀刻导体材料的第一层EP的步骤GS1期间产生的凹痕RT1被填充时停止生长。

如图4H中所图示，该方法接下来包括选择性地蚀刻第一绝缘体材料的第一层CI1的第二步骤GS2。该蚀刻将使得可以在第一绝缘体材料的第一层CI1的水平上在开口OUV的侧表面中产生凹痕RT2。该第二选择性地蚀刻尤其使得可以选择该凹痕RT2的重要性并且因此选择第二活性材料的第二层C2与第一绝缘体材料的第一层CI1隔开的距离TR2。在一个实施例中，凹痕被包括在25nm和35nm之间，优选地为30nm。

如图4I中所图示，该方法还包括保形沉积第一活性材料的第一层C1的第一步骤DC1。在一个实施例中，当第一活性材料旨在形成选择器SE时，那么后者选自VOx、GeSe、TiOx、TaxOy。在一个实施例中，当第一活性材料旨在形成存储点PM时，那么后者选自HfOx、AlxOy、TaxOy、CuTeGe、GST、TiOx、SiOx。在一个实施例中，第一活性材料的第一层C1的厚度被包括在5nm和10nm之间。

然后，如图4J中所图示，该方法包括沉积导体材料的第二层EF'的第五步骤D5。在该步骤期间，沉积足够量的材料以填充在选择性地蚀刻第一绝缘体材料的第一层CI1的先前步骤GS2期间形成的凹痕RT2。在一个实施例中，导体材料选自TiN、TaN、TaCN、Ta、Ti、W、Cu、Ru、Mo、Co、C、Al和/或Ag或其合金之一。

接下来，如图4K中所图示，该方法包括各向异性地蚀刻第一活性材料的第一层Cl和导体材料的第二层EF'的第三步骤GA3，以使得仅第一活性材料的第一层C1和导体材料的第二层EF'的位于选择性地蚀刻第一绝缘体材料的第一层CI1的步骤GS2期间产生的凹痕RT2中的部分被保留。

如图4L中所图示，该方法还包括保形沉积第二活性材料的第二层C2的第二步骤DC2。在一个实施例中，当第二活性材料旨在形成选择器SE时，那么后者选自VOx、GeSe、TiOx、TaxOy。在一个实施例中，当第二活性材料旨在形成存储点PM时，那么后者选自HfOx、AlxOy、TaxOy、CuTeGe、GST、TiOx、SiOx。在一个实施例中，第二活性材料的第二层C2的厚度被包括在5nm和30nm之间。重要的是在此注意，当第一活性材料能够形成选择器SE(分别地，存储点PM)时，那么第二活性材料能够形成存储点PM(分别地，选择器SE)。

如图4M中所图示，该方法最终包括沉积导体材料的第三层EV以便填充开口OUV的第六步骤D6。在一个实施例中，导体材料选自TiN、TaN、TaCN、Ta、Ti、W、Cu、Ru、Mo、Co、C、Al和/或Ag或其合金之一。在该方法结束时获得的存储器单元CM表示在图5中。如图中所指示的，存储器单元CM包括存储点PM和选择器SE，后者的位置是根据为第一活性材料和为第二活性材料所选择的材料。

如图7、图8和图9中所图示，本发明的第三方面涉及用于制造根据本发明的第一方面的存储器ME的替代方法。该方法包括沉积第一绝缘体材料的第一层CI1的第一步骤D1；沉积第一活性材料的第一层C1的第七步骤D7；沉积导体材料的第一层EP的第二步骤D2；沉积第二绝缘体材料的第二层CI2的第三步骤D3，从而获得图7的堆叠。因此，它与根据本发明的第二方面的方法的不同之处在于存在沉积第一活性材料的第一层C1的第七步骤D7。如在根据本发明的第二方面的方法中一样，可以根据期望的存储器单元CM的数目来重复上述四个步骤。根据本发明的第三方面的方法与根据本发明的第二方面的方法的不同之处还在于：它不包括保形沉积第一活性材料的第一层C1的第一步骤DC1，所述活性材料通过实施沉积第一活性材料的第一层C1的第七步骤D7而已经存在。其他步骤保持它们那部分不变。根据本发明的第三方面的方法使得可以获得诸如图8中所表示的存储器单元CM。如该图中所指示的，存储器单元包括存储点PM和选择器SE，后者的位置取决于为第一活性材料和为第二活性材料所选择的材料。

在一个实施例中，在选择性地蚀刻第一绝缘体材料的第一层CI1的步骤GS2期间产生的凹痕RT2远大于在选择性地蚀刻导体材料的第一层EP的步骤GSl期间产生的凹痕RTl，以便平面电极EP具有面向浮动电极EF的大表面(例如，在选择性地蚀刻第一层CI1的步骤GS2期间产生的凹痕RT2与选择性地蚀刻第一层EP的步骤GS1期间产生的凹痕RT1之间的差异大于10nm且小于或等于100nm，也就是说10nm＜TR2-TR1≤100nm)。在该实施例中，第一活性材料被选择以便获得选择器SE，并且第二活性材料被选择以便获得存储点PM。由此获得的选择器SE可以从前面描述的大的面向表面中获益。

在替代实施例中，在选择性地蚀刻第一绝缘体材料的第一层CI1的步骤GS2期间产生的凹痕RT2略大于在选择性地蚀刻导体材料的第一层EP的步骤GS1期间产生的凹痕RTl(例如，选择性地蚀刻第一层CI1的步骤GS2期间产生的凹痕RT2与选择性地蚀刻第一层EP的步骤GS1期间产生的凹痕RT1之间的差异小于或等于10nm，也就是说TR2-TR1≤10nm)以便平面电极EP具有面向浮动电极EF的小表面。在该实施例中，第一活性材料被选择以便获得存储点PM，并且第二活性材料被选择以便获得选择器SE。由此获得的存储点PM占据非常小的表面，这使得可以使用这样的存储点PM来增加存储器ME的存储密度。

在一个实施例中，所获得的存储器ME使得平面电极EP与第二活性材料的第二层C2隔开第一分隔距离TRl，并且第一绝缘体材料的第一层CI1与第二活性材料的第二层C2隔开。此外，根据第二活性材料的性质选择第二距离TR2。应注意，第二距离TR2使得TR2>TR1+T