碳化硅基体的制造方法、半导体装置的制造方法、碳化硅基体和半导体装置

摘要

本发明提供高品位的碳化硅基体的制造方法、半导体装置的制造方法、碳化硅基体和半导体装置。根据实施方式，在碳化硅基体的制造方法中，包括准备第1基体。第1基体包括第1基体面且包含碳化硅。第1基体面相对于第1基体的(0001)面倾斜。第1基体的(0001)面与第1基体面交叉的第1线段沿着第1基体的[11‑20]方向。制造方法包括在第1基体面形成包含碳化硅的第1层。制造方法包括将第1层的一部分除去。通过一部分的除去而露出的第1层的第1层面相对于第1层的(0001)面倾斜。第1层的(0001)面与第1层面交叉的第2线段沿着[‑1100]方向。

说明书

本申请以日本专利申请2020-002078(申请日2020年1月9日)为基础，享受来自该申请的优先权。本申请参照该申请，从而包含该申请的全部内容。

技术领域

本发明的实施方式涉及碳化硅基体的制造方法、半导体装置的制造方法、碳化硅基体和半导体装置。

背景技术

例如，存在使用碳化硅基体的半导体装置。期望高质量的碳化硅基体。

发明内容

本发明的实施方式提供高品位的碳化硅基体的制造方法、半导体装置的制造方法、碳化硅基体和半导体装置。

用于解决课题的手段

根据本发明的实施方式，在碳化硅基体的制造方法中，包括准备第1基体。上述第1基体包括第1基体面且包含碳化硅。上述第1基体面相对于上述第1基体的(0001)面倾斜。上述第1基体的上述(0001)面与上述第1基体面交叉的第1线段沿着上述第1基体的[11-20]方向。上述制造方法包括在上述第1基体面形成包含碳化硅的第1层。上述制造方法包括将上述第1层的一部分除去。通过上述一部分的上述除去而露出的上述第1层的第1层面相对于上述第1层的(0001)面倾斜。上述第1层的上述(0001)面与上述第1层面交叉的第2线段沿着[-1100]方向。

根据上述构成的碳化硅基体的制造方法，能够提供高品位的碳化硅基体的制造方法、半导体装置的制造方法、碳化硅基体和半导体装置。

附图说明

图1为例示第1实施方式涉及的碳化硅基体的制造方法的流程图。

图2(a)～图2(d)为例示第1实施方式涉及的碳化硅基体的制造方法的示意图。

图3(a)～图3(c)为例示第1实施方式涉及的碳化硅基体的制造方法的示意图。

图4(a)～图4(d)为例示第1实施方式涉及的碳化硅基体的制造方法的示意图。

图5(a)～图5(c)为例示第1实施方式涉及的碳化硅基体的制造方法的示意图。

图6(a)和图6(b)为例示第1实施方式涉及的碳化硅基体的制造方法的示意图。

图7(a)和图7(b)为例示第1实施方式涉及的碳化硅基体的制造方法的示意图。

图8(a)和图8(b)为例示第1实施方式涉及的碳化硅基体的制造方法的示意性截面图。

图9为例示第1实施方式涉及的碳化硅基体的特性的坐标图。

图10为例示第4实施方式涉及的半导体装置的示意性截面图。

图11为例示第4实施方式涉及的半导体装置的示意性截面图。

附图标记说明

10…第1层、10B…基底面位错、10T…贯通刃状位错、10a…第1层面、10b…第1层相反面、10c…(0001)面、10s…台阶面、10t…台阶面、10u…上表面、20…第2层、20a…第2层面、20A、20B…接合终端区域、21、22…第1、第2部分区域、30…第3层、30c～30e…第3～第5部分区域、40…第4层、51～53…第1～第3电极、61…绝缘部、71…第1基体、71B…基底面位错、71a…第1基体面、71b…第1基体相反面、71c…(0001)面、71s…台阶面、72…第2基体、72a…第2基体面、72b…第2基体相反面、θ1～θ4…第1～第4角度、120、131…半导体装置、210…碳化硅基体、310…半导体装置、L1…长度、Ln1、Ln2…第1、第2线段、RIF…强度、d1…深度、t1…厚度

具体实施方式

以下参照附图对于本发明的各实施方式进行说明。

附图为示意性的或概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等未必与现实的情况相同。即使在表示相同的部分的情况下，也有时根据附图，彼此的尺寸、比率不同地表示。

在本申请说明书和各图中，对于与已经存在的附图中已描述过的要素相同的要素，标注相同的附图标记，酌情省略详细的说明。

(第1实施方式)

图1为例示第1实施方式涉及的碳化硅基体的制造方法的流程图。

图2(a)～图2(d)、图3(a)～图3(c)、图4(a)～图4(d)和图5(a)～图5(c)为例示第1实施方式涉及的碳化硅基体的制造方法的示意图。

图2(a)、图3(a)、图4(a)和图5(a)为示意性平面图。图2(b)、图3(b)、图4(b)和图5(b)分别对应于图2(a)、图3(a)、图4(a)和图5(a)中的B1-B2线截面图。图2(c)、图3(c)、图4(c)和图5(c)分别对应于图2(a)、图3(a)、图4(a)和图5(a)中的A1-A2线截面图。图2(d)和图4(d)为平面图。

如图1中所示那样，实施方式涉及的碳化硅基体的制造方法包括：准备第1基体(步骤S110)、形成第1层(步骤S130)、将第1层的一部分除去(步骤S140)。例如，使第1层的至少一部分的厚度减小。在该例中，在步骤S110与步骤S130之间进行热处理(步骤S120)。如图1中所示那样，在步骤S140之后可进行第2层的形成(步骤S150)。

如图2(a)～图2(c)中所示那样，第1基体71包含第1基体面71a。第1基体71包含第1基体相反面71b。第1基体相反面71b为第1基体面71a的相反侧的面。第1基体71包含碳化硅。第1基体71例如为碳化硅晶片。第1基体71例如为碳化硅晶体。

如图2(c)中所示那样，第1基体面71a相对于第1基体71的(0001)面71c倾斜。(0001)面71c例如为第1基体71的c面。第1基体面71a为切割面。

第1基体71的(0001)面71c与第1基体面71a之间的第1角度θ1(参照图2(c))例如为2度以上且8度以下。在1个例子中，第1角度θ1为约4度。例如，第1基体面71a相对于第1基体71的(0001)面71c，基本上沿着＜-1100＞方向倾斜。实施方式中，倾斜方向可从＜-1100＞方向略微地偏离。

例如，如图2(d)中所示那样，第1基体71的(0001)面71c与第1基体面71a在第1线段Ln1处交叉。第1基体71的(0001)面71c与第1基体面71a交叉的第1线段Ln1沿着第1基体71的[11-20]方向。

“＜-1100＞”的表述中，“-”表示给“-”之后的数字带上“横杠”。例如，在“[11-20]”的表述中，“-”表示给“-”之后的数字带上“横杠”。

实施方式中，第1线段Ln1相对于第1基体71的[11-20]方向，可不严格地平行。第1线段Ln1与第1基体71的[11-20]方向之间的角度(第3角度θ3)例如为±5度以下。

如图2(a)～图2(d)中所示那样，将与(0001)面71c垂直的方向设为Z轴方向。将与Z轴方向垂直的一个方向设为X轴方向。将与Z轴方向和X轴方向垂直的方向设为Y轴方向。例如，[11-20]方向沿着Y轴方向。[-1100]方向沿着X轴方向。

这样准备切割了的第1基体71。实施方式涉及的碳化硅基体的制造方法可包含第1基体71的形成。例如，通过准备成为第1基体71的碳化硅晶体，进行切割，从而能够形成第1基体71。

第1基体71的第1基体相反面71b也可相对于(0001)面71c倾斜。第1基体相反面71b可基本上与第1基体面71a平行。例如，在采用研磨等得到从晶轴倾斜的第1基体面71a的情况下，第1基体相反面71b与第1基体面71a基本上平行时，容易获得稳定的倾斜角度。

如图2(a)～图2(c)中所示那样，在第1基体71中存在基底面位错71B(BPD：basalplane dislocation)。如图2(a)中所示那样，在第1基体71中，基底面位错71B朝向各种方向。

如已说明那样，在一个例子中，在第1层的形成(步骤S130)之前，对第1基体71进行热处理(步骤S120)。热处理的温度例如为1100℃以上且1600℃以下。热处理的时间例如为10分钟以上。热处理的气氛例如包含选自氩、氦、氖和氮中的至少一种。

实施方式中，可准备进行了这样的热处理的第1基体71。热处理之后，形成第1层(步骤S130)。

如图3(a)～图3(c)中所示那样，在第1基体面71a形成包含碳化硅的第1层10。例如，第1层10的形成包含采用升华法和化学气相生长法中的至少任一个形成第1层10。例如，第1层10的形成包含采用台阶流动生长形成第1层10的至少一部分。

如图3(c)中所示那样，第1层10包含上表面10u和第1层相反面10b。在第1基体71与上表面10u之间有第1层相反面10b。第1层相反面10b与第1基体71的第1基体面71a相面对。例如，第1层相反面10b与第1基体面71a相接。第1层相反面10b例如为第1层10的下表面。

在图3(c)中所示的状态中，上表面10u相对于第1基体面71a基本上平行。

如图3(a)中所示那样，例如，在上表面10u形成台阶面10s。台阶面10s基于倾斜的第1基体面71a，沿着[11-20]方向。

如图3(a)中所示那样，第1层10包含基底面位错10B(BPD)。基底面位错10B相对于台阶面10s基本上垂直。

例如，第1层10中的基底面位错10B例如大致沿着[-1100]方向。第1层10中的基底面位错10B的[11-20]方向的分量小。第1层10中的基底面位错10B的[11-20]方向的分量比第1基体71中的基底面位错71B(参照图2(a))的[11-20]方向的分量小。

认为例如在在[-1100]方向上倾斜的第1基体面71a上生长第1层10时，要垂直于台阶地传播的力作用于基底面位错10B，从而得到这样的基底面位错10B。对于基底面位错10B的例子将后述。

将这样的第1层10的一部分除去(步骤S140)。第1层10的一部分的除去例如通过磨削等进行。除去可包含研磨。如以下说明那样，第1层10的一部分的除去对应于切割的实施。

图4(a)～图4(d)例示了第1层10的一部分的除去之后的状态。通过第1层10的一部分的除去，第1层10的第1层面10a露出。

如图4(b)中所示那样，露出的第1层面10a相对于第1层10的(0001)面10c倾斜。第1层10的(0001)面10c相对于第1基体71的(0001)面71c(参照图2(c))基本上平行。

第1层10的(0001)面10c与第1层面10a之间的第2角度θ2(参照图4(b))例如为2度以上且8度以下。在一个例子中，第2角度θ2为约4度。例如，第1层面10a相对于第1层10的(0001)面10c，基本上沿着＜11-20＞方向倾斜。实施方式中，倾斜方向可从＜11-20＞方向略微偏离。

例如，如图4(d)中所示那样，第1层10的(0001)面10c与第1层面10a在第2线段Ln2处交叉。第1层10的(0001)面10c与第1层面10a交叉的第2线段Ln2沿着[-1100]方向。

在实施方式中，第2线段Ln2相对于第1基体71的[-1100]方向，可不严格地平行。第2线段Ln2与第1层10的[-1100]方向之间的第4角度θ4为±5度以下。

第1层10的[-1100]方向沿着第1基体71的[-1100]方向。第1层10的[11-20]方向沿着第1基体71的[11-20]方向。

得到图4(a)～图4(d)中例示的碳化硅基体210。如图4(a)中所示那样，通过第1层面10a从(0001)面倾斜，从而在第1层面10a形成台阶面10t。台阶面10t沿着[-1100]方向。

在这样的台阶面10t处，碳化硅生长时，基底面位错10B变化为贯通刃状位错10T(threading edge dislocation)。贯通刃状位错10T从第1层10延伸至第2层20的第2层面20a。基底面位错10B变化为贯通刃状位错10T，从而基底面位错10B减少。根据实施方式，能够减小基底面位错10B的密度。

例如，产生浪涌电流等大电流密度时，利用所注入的空穴，以基底面位错为基点的层叠缺陷扩张。由此，正向电压发生迁移。

根据实施方式，能够减少基底面位错。由此，能够抑制层叠缺陷的扩张，能够抑制正向特性劣化。得到高品位的碳化硅基体。

如图5(a)～图5(c)中所示那样，实施方式涉及的碳化硅基体的制造方法可包含第2层20的形成。第2层20包含碳化硅。第2层20形成于第1层面10a。如图5(a)～图5(c)中所示那样，在上述的第1层10上所形成的第2层20中，基底面位错基本上不存在。沿着第1层10中的[-1100]方向的基底面位错10B变化为贯通刃状位错10T。贯通刃状位错10T大致沿着Z轴方向。通过基底面位错10B变化为贯通刃状位错10T，从而基底面位错10B的密度有效地减小。这样，第2层20包含与第1层10中所含的基底面位错10B相连的贯通刃状位错10T。

这样，得到实施方式涉及的半导体装置310。半导体装置310包含碳化硅基体210(参照图4(a)～图4(d))和第2层20。

根据实施方式，能够抑制层叠缺陷的扩张，获得稳定的特性。

图6(a)和图6(b)为例示第1实施方式涉及的碳化硅基体的制造方法的示意图。

这些图例示了第1基体71的热处理(步骤S120)中的基底面位错71B。图6(a)为平面图。图6(b)为截面图。

如图6(a)和图6(b)中所示那样，在第1基体71的第1基体面71a形成台阶面71s。台阶面71s基于倾斜的第1基体面71a，沿着[11-20]方向。台阶面71s沿着第1基体71的m面。

对具有这样的台阶面71s的第1基体71进行热处理时，大的镜像力作用于具有[11-20]方向的分量的基底面位错71B。其结果，基底面位错71B相对于第1基体71的m面容易成为垂直。由此，基底面位错71B的[11-20]方向的分量变小，基底面位错71B成为沿着[-1100]方向。

例如，在第1基体面71a中，能够使沿着[11-20]方向的基底面位错71B的密度基本上为零。

在这样的第1基体面71a上形成上述的第1层10时，在第1层10中，基本上没有形成[11-20]方向的基底面位错。在第1层10中，形成沿着[-1100]方向的基底面位错10B(参照图3(a))。沿着[-1100]方向的基底面位错10B能够容易地变化为贯通刃状位错10T。

图7(a)和图7(b)为例示第1实施方式涉及的碳化硅基体的制造方法的示意图。

这些图例示了第1层10。图7(a)为平面图。图7(b)为截面图。

如图7(a)和图7(b)中所示那样，在第1层10的第1层面10a形成台阶面10t。台阶面10t基于倾斜的第1层面10a，沿着[11-20]方向。台阶面10t沿着第1层10的a面。基底面位错10B相对于台阶面10t基本上垂直。

例如，通过在这样的台阶面10t上形成第2层20时的升温，基底面位错10B能够容易地变化为贯通刃状位错10T。由此，能够降低基底面位错10B的密度。

实施方式中，例如准备将表面从(0001)面沿着[-1100]方向切割的第1基体71。第1基体71例如为块状晶体。以规定的温度和时间对这样的第1基体71实施热处理。使用该第1基体71作为种晶，采用升华法或高温CVD法，采用台阶流动形成第1层10。将该第1层10沿着[11-20]方向切割。

通过[-1100]方向的切割，形成m面的台阶。使最大的镜像力对沿着[11-20]方向的基底面位错起作用。在该状态下进行热处理。由此，使基底面位错在较深的位置变化为贯通刃状位错。

由此，在第1基体71的表面中，[11-20]方向的基底面位错的密度能够基本上为零。在这样的第1基体71上，通过台阶流动生长形成第1层10。第1层10可为高浓度掺杂层。将第1层10沿着[11-20]方向切割。在第1层10的表面形成a面的台阶。第1层10中的基底面位错沿着[-1100]方向。然后，在第2层20等的生长时的升温中，[-1100]方向的基底面位错在较深的位置变化为贯通刃状位错。

例如，在块状基板(晶片)的基底面上朝向随机方向的基底面位错容易平行地存在于大致沿着(0001)面切断的晶片的表面。在该状态下，在块状基板上使碳化硅层外延生长时，大多数的基底面位错在块状基板与碳化硅层的界面附近变化为贯通刃状位错。此时，使切割方向为[11-20]方向的情况下，对于沿着该[11-20]方向的基底面位错而言，向贯通刃状位错的变换率低。因此，基底面位错容易被外延生长层继承。认为该现象是基于位错要与台阶垂直地传播的力和镜像力。

实施方式中，使第1基体71与第1层10的倾斜方向不同。由此，使朝向随机方向的基底面位错朝向[-1100]方向，使朝向[-1100]方向的基底面位错高效率地变化为贯通刃状位错。能够有效率地降低基底面位错的密度。

实施方式中，将第1层10的一部分除去。在将一部分除去后，第1层10也覆盖第1基体71的第1基体面71a。设定所形成的第1层10的厚度t1(参照图3(b))，以使得将第1层10的一部分除去后第1层10也覆盖第1基体面71a。

如图3(b)中所示那样，将沿着第1基体71的[11-20]方向的、第1基体71的长度设为长度L1。将第1层10的一部分的除去之前的、沿着与第1基体71的(0001)面71c垂直的方向(X-Y平面)的第1层10的厚度设为厚度t1。第1层10的厚度t1比(tanθ2)×L1大。如已说明的那样，第2角度θ2是第1层10的(0001)面10c与第1层面10a之间的角度。

图8(a)和图8(b)为例示第1实施方式涉及的碳化硅基体的制造方法的示意性截面图。

如图8(a)中所示那样，基底面位错10B变化为贯通刃状位错10T。将贯通刃状位错10T的深度设为深度d1。如图8(b)中所示那样，基底面位错10B的长度L1用d1/(sinθ2)表示。

作用于[11-20]方向的基底面位错的镜像力的大小与L1/d1成比例。因此，如果形成m面的台阶，则[11-20]方向的基底面位错10B容易有效率地变化为贯通刃状位错10T。

图9为例示第1实施方式涉及的碳化硅基体的特性的坐标图。

图9为用于说明有关第1实施方式的作用的例子的坐标图。图9的横轴为第4角度θ4(参照图4(d))。第4角度θ4对应于从[-1100]方向到[11-20]方向的顺时针的旋转角的大小。图9的纵轴为作用于[11-20]方向的基底面位错71B的镜像力的强度RIF(相对值)。

如图9中所示那样，第4角度θ4小时，镜像力的强度RIF大。实施方式中，第4角度θ4的绝对值优选为5度以下。由此，得到大的镜像力。由此，基底面位错10B容易变化为贯通刃状位错10T。

第3角度θ3的绝对值优选为5度以下。由此，在第1基体71中，朝向各种方向的基底面位错71B变得容易沿着[-1100]方向。

如图5(b)和图5(c)中所示那样，碳化硅基体210或半导体装置310除了第1基体71、第1层10和第2层20以外，可包含第2基体72。第2基体72例如包含石墨等。

在第2基体72与第1层10之间有第1基体71。如图5(c)中所示那样，第2基体72包含第2基体面72a和第2基体相反面72b。在第2基体相反面72b与第1基体71之间有第2基体面72a。第2基体面72a与第1基体71相面对。

第2基体相反面72b例如沿着X-Y平面。第2基体相反面72b例如沿着第1基体71的(0001)面71c(参照图2(c))。

例如，第2基体相反面72b与第1基体71的(0001)面71c(X-Y平面)之间的角度基本上为零。该角度例如比第1基体面71a与第1基体71的(0001)面71c之间的角度(第1角度θ1)小，比第1层面10a与第1基体71的(0001)面71c(X-Y平面)之间的角度(第2角度θ2)小。

通过设置这样的第2基体72，容易以高精度稳定地获得第1层10的倾斜。

(第2实施方式)

第2实施方式涉及半导体装置的制造方法。实施方式的半导体装置的制造方法包含上述的步骤S110、步骤S130、步骤S140和步骤S150(参照图1)。半导体装置的制造方法可包含步骤S120。或者，在步骤S110中，可准备实施了步骤S120后的第1基体71。在实施方式中，第2层20包含与第1层10中所含的基底面位错10B相连的贯通刃状位错10T。通过基底面位错10B变化为贯通刃状位错10T，能够降低基底面位错10B的密度。

根据半导体装置的制造方法，能够降低基底面位错10B的密度。根据实施方式，能够提供高品位的半导体装置的制造方法。

(第3实施方式)

第3实施方式涉及碳化硅基体210(参照图4(a)～图4(d))。

如图4(a)～图4(c)中所示那样，碳化硅基体210包含第1基体71和第1层10。

第1基体71包括第1基体面71a，包含碳化硅。如图2(c)中所示那样，第1基体面71a相对于第1基体71的(0001)面71c倾斜。如图2(d)中所示那样，第1基体71的(0001)面71c与第1基体面71a交叉的第1线段Ln1沿着第1基体71的[11-20]方向。

如图4(b)中所示那样，第1层10设置于第1基体面71a，包含碳化硅。第1层10包含第1层面10a和第1层相反面10b。第1层相反面10b位于第1基体面71a与第1层面10a之间。第1层相反面10b与第1基体面71a相面对。第1层面10a相对于第1层10的(0001)面10c倾斜。如图4(d)中所示那样，第1层10的(0001)面10c与第1层面10a交叉的第2线段Ln2沿着[-1100]方向。

根据实施方式涉及的碳化硅基体210，在碳化硅基体210中形成的碳化硅层(例如第2层20)中，能够降低基底面位错的密度。得到能够生长高品位的碳化硅晶体的碳化硅基体。

(第4实施方式)

第4实施方式涉及半导体装置(例如半导体装置310)。如图5(a)～图5(c)中所示那样，半导体装置310包含第1基体71、第1层10和第2层20。在半导体装置310中，能够降低基底面位错的密度。得到高品位的半导体装置。

图10为例示第4实施方式涉及的半导体装置的示意性截面图。

如图10中所示那样，半导体装置120包含第1基体71、第1层10和第2层20。在该例中，半导体装置120包含第3层30、第4层40、第2基体72、第1电极51、第2电极52、第3电极53和绝缘部61。

第3层30和第4层40包含碳化硅。第1层10例如为n型。第2层20为n型。第3层30为p型。第4层40为n型。第2层20位于第1层10与第3层30之间。

第1电极51与第1层10电连接。第2电极52与第3层30电连接。

第2层20例如为漂移层。第2层20包含第1部分区域21和第2部分区域22。从第2部分区域22向第1部分区域21的方向与Z轴方向交叉。

在Z轴方向上，在第1部分区域21与第4层40之间有第3层30的一部分。第3层30包含第3部分区域30c、第4部分区域30d和第5部分区域30e。在Z轴方向上，在第4层40与第1部分区域21之间有第3部分区域30c。在与Z轴方向交叉的方向上，在第2部分区域22与第5部分区域30e之间有第4层40。在与Z轴方向交叉的方向(例如X轴方向)上，在第2部分区域22与第4层40之间有第4部分区域30d。

从第2部分区域22到第3电极53的方向沿着Z轴方向。绝缘部61的至少一部分位于第2部分区域22与第3电极53之间。

第1电极51例如为漏电极。第2电极52例如为源电极。第3电极53例如为栅电极。绝缘部61例如为栅绝缘膜。在第1层10为n型的情况下，半导体装置120为MOSFET。在第1层10为p型的情况下，半导体装置120例如为IGBT(Insulated Gate Bipolar Transistor)。

图11为例示第4实施方式涉及的半导体装置的示意性截面图。

如图11中所示那样，实施方式涉及的半导体装置131包含第1基体71、第1层10、第2层20、第3层30、第1电极51和第2电极52。半导体装置131为pn结二极管。

在该例中，在第2电极52的1个端部与第2层20之间设置有接合终端区域20A。在第2电极52的另一端部与第2层20之间设置有接合终端区域20B。第1电极51例如为阴极电极。第2电极52例如为阳极电极。

在实施方式涉及的半导体装置(例如半导体装置120和131等)中，抑制层叠缺陷的扩张。例如得到稳定的正向电压Vf。根据实施方式，能够提供高品位的半导体装置。

实施方式中，第1电极51和第2电极52中的至少任一个例如包含选自Al、Cu和Au中的至少一种。例如，第3电极53(例如栅电极)包含选自TiN、Al、Ru、W和TaSiN中的至少一种。绝缘部61例如包含选自氧化硅、氮化硅、氧氮化硅、氧化铝和氧化铪中的至少一种。

实施方式中，与晶体取向有关的信息例如通过X射线衍射分析等得到。与基底面位错和贯通刃状位错有关的信息例如通过X射线形貌术和光致发光成像中的至少任一个得到。

实施方式例如可包含以下的技术方案。

(技术方案1)

碳化硅基体的制造方法，其中，

准备第1基体，所述第1基体为包括第1基体面且包含碳化硅的第1基体，所述第1基体面相对于所述第1基体的(0001)面倾斜，所述第1基体的所述(0001)面与所述第1基体面交叉的第1线段沿着所述第1基体的[11-20]方向；

在所述第1基体面形成包含碳化硅的第1层；

将所述第1层的一部分除去；

通过所述一部分的所述除去而露出的所述第1层的第1层面相对于所述第1层的(0001)面倾斜，所述第1层的所述(0001)面与所述第1层面交叉的第2线段沿着[-1100]方向。

(技术方案2)

根据技术方案1所述的碳化硅基体的制造方法，其中，所述第1基体面相对于所述第1基体的所述(0001)面，在＜-1100＞方向上倾斜。

(技术方案3)

根据技术方案1所述的碳化硅基体的制造方法，其中，所述第1线段与所述第1基体的所述[11-20]方向之间的第3角度为±5度以下。

(技术方案4)

根据技术方案1～3中任一项所述的碳化硅基体的制造方法，其中，所述第1基体的所述(0001)面与所述第1基体面之间的第1角度为2度以上且8度以下。

(技术方案5)

根据技术方案1～4中任一项所述的碳化硅基体的制造方法，其中，所述第1层面相对于所述第1基体的所述(0001)面，在＜11-20＞方向上倾斜。

(技术方案6)

根据技术方案1～4中任一项所述的碳化硅基体的制造方法，其中，所述第2线段与所述第1层的所述[-1100]方向之间的第4角度为±5度以下。

(技术方案7)

根据技术方案1～6中任一项所述的碳化硅基体的制造方法，其中，所述第1层的所述(0001)面与所述第1层面之间的第2角度θ2为2度以上且8度以下。

(技术方案8)

根据技术方案7所述的碳化硅基体的制造方法，其中，所述第1层的所述一部分的除去之前的、沿着与所述第1基体的所述(0001)面垂直的方向的、所述第1层的厚度比(tanθ2)×L1大，所述L1为沿着所述第1基体的所述[11-20]方向的、所述第1基体的长度。

(技术方案9)

根据技术方案1～8中任一项所述的碳化硅基体的制造方法，其中，在所述第1层的所述形成之前对所述第1基体进行热处理。

(技术方案10)

根据技术方案9所述的碳化硅基体的制造方法，其中，所述热处理的温度为1100℃以上且1600℃以下，所述热处理的时间为10分钟以上。

(技术方案11)

根据技术方案9或10所述的碳化硅基体的制造方法，其中，所述热处理的气氛包含选自氩、氦、氖和氮中的至少一种。

(技术方案12)

根据技术方案1～11中任一项所述的碳化硅基体的制造方法，其中，所述第1层的形成包括采用升华法和化学气相生长法中的至少一种形成所述第1层。

(技术方案13)

根据技术方案1～12中任一项所述的碳化硅基体的制造方法，其中，所述第1层的形成包括采用台阶流动生长形成所述第1层的至少一部分。

(技术方案14)

半导体装置的制造方法，其中，

准备碳化硅基体，所述碳化硅基体包含第1基体和第1层，所述第1基体为包括第1基体面且包含碳化硅的第1基体，所述第1基体面相对于所述第1基体的(0001)面倾斜，所述第1基体的所述(0001)面与所述第1基体面交叉的第1线段沿着所述第1基体的[11-20]方向，所述第1层为设置于所述第1基体面且包含碳化硅的第1层，所述第1层包含第1层面和第1层相反面，所述第1层相反面位于所述第1基体面与所述第1层面之间，所述第1层面相对于所述第1层的(0001)面倾斜，所述第1层的所述(0001)面与所述第1层面交叉的第2线段沿着[-1100]方向；

在所述第1层面形成包含碳化硅的第2层。

(技术方案15)

根据技术方案14所述的半导体装置的制造方法，其中，所述第2层包含与所述第1层中所含的基底面位错相连的贯通刃状位错。

(技术方案16)

碳化硅基体，其包括第1基体和第1层，

所述第1基体为包括第1基体面且包含碳化硅的第1基体，所述第1基体面相对于所述第1基体的(0001)面倾斜，所述第1基体的所述(0001)面与所述第1基体面交叉的第1线段沿着所述第1基体的[11-20]方向，

所述第1层为设置于所述第1基体面且包含碳化硅的第1层，所述第1层包含第1层面和第1层相反面，所述第1层相反面位于所述第1基体面与所述第1层面之间，所述第1层面相对于所述第1层的(0001)面倾斜，所述第1层的所述(0001)面与所述第1层面交叉的第2线段沿着[-1100]方向。

(技术方案17)

根据技术方案16所述的碳化硅基体，其还包括第2基体，在所述第2基体与所述第1层之间有所述第1基体，所述第2基体包括第2基体面和第2基体相反面，在所述第2基体相反面与所述第1基体之间有所述第2基体面，所述第2基体相反面与所述第1基体的所述(0001)面之间的角度比所述第1基体面与所述第1基体的所述(0001)面之间的角度小，比所述第1层面与所述第1基体的所述(0001)面之间的角度小。

(技术方案18)

半导体装置，其包括第1基体、第1层和第2层，

所述第1基体为包括第1基体面且包含碳化硅的第1基体，所述第1基体面相对于所述第1基体的(0001)面倾斜，所述第1基体的所述(0001)面与所述第1基体面交叉的第1线段沿着所述第1基体的[11-20]方向，

所述第1层为设置于所述第1基体面且包含碳化硅的第1层，所述第1层包含第1层面和第1层相反面，所述第1层相反面位于所述第1基体面与所述第1层面之间，所述第1层面相对于所述第1层的(0001)面倾斜，所述第1层的所述(0001)面与所述第1层面交叉的第2线段沿着[-1100]方向，

所述第2层设置于所述第1层面且包含碳化硅。

(技术方案19)

根据技术方案18所述的半导体装置，其还包括第2基体，在所述第2基体与所述第1层之间有所述第1基体，所述第2基体包括第2基体面和第2基体相反面，在所述第2基体相反面与所述第1基体之间有所述第2基体面，所述第2基体相反面与所述第1基体的所述(0001)面之间的角度比所述第1基体面与所述第1基体的所述(0001)面之间的角度小，比所述第1层面与所述第1基体的所述(0001)面之间的角度小。

根据实施方式，能够提供高品位的碳化硅基体的制造方法、半导体装置的制造方法、碳化硅基体和半导体装置。

以上参照具体例对本发明的实施方式进行了说明。但是，本发明并不限定于这些具体例。例如，关于碳化硅基体或半导体装置中所含的第1基体、第2基体、第1层、第2层、电极和绝缘部等各要素的具体的构成，只要本领域技术人员从公知的范围适当地选择从而同样地实施本发明，获得同样的效果，则包含在本发明的范围中。

另外，将各具体例中的任两个以上的要素在技术上可行的范围内组合而成的方案只要包含本发明的要点，也包含在本发明的范围中。

此外，基于作为本发明的实施方式的上述的碳化硅基体的制造方法、半导体装置的制造方法、碳化硅基体和半导体装置，本领域技术人员可适当地设计、改变并实施的全部的碳化硅基体的制造方法、半导体装置的制造方法、碳化硅基体和半导体装置只要包含本发明的要点，也属于本发明的范围。

此外，在本发明的思想范畴内，本领域技术人员可想到各种的变形例和修改例，对于这些变形例和修改例，应理解也属于本发明的范围。

对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提出的，并不意在限定发明的范围。这些新型的实施方式可以以其他的各种方式实施，在不脱离发明的主旨的范围内能够进行各种的省略、替换、改变。这些实施方式及其变形包含在发明的范围、主旨中，同时也包含在与专利权利要求中记载的发明和其与等同的范围内。