一种集成肖特基二极管的碳化硅场效应管及其制备方法

摘要

本发明涉及半导体器件技术领域，特别涉及一种集成肖特基二极管的碳化硅场效应管及其制备方法，其中集成肖特基二极管的碳化硅场效应管包括衬底层和外延层，外延层背离衬底层的一侧具有栅极沟槽，栅极沟槽内具有栅极氧化层以及栅电极层，还包括与栅极介质层顶部相连的栅极；外延层中紧贴栅极沟槽的两侧具有P‑well阱区，P‑well阱区顶部具有源极接触N+区域；还包括设于外延层上表面的肖特基金属层。本发明通过在紧贴栅极沟槽处设置P‑well阱区，与现有技术相比，节省P‑well空间、提高器件整体的功率密度进而降低成本。此外通过设置肖特基金属层将SBD集成在本发明中，结合SBD和SiC‑MOS的优点，可以有效降低MOS的反向恢复电荷，提升反向开关特性及减少开关损耗。

说明书

技术领域

本发明涉及半导体器件技术领域，特别涉及一种集成肖特基二极管的碳化硅场效应管及其制备方法。

背景技术

相较于以硅为代表的第一代半导体材料和以砷化镓为代表的第二代半导体材料，第三代半导体材料碳化硅具有更大的禁带宽度和更高的临界击穿场强。相比同等条件下的硅功率器件，碳化硅器件的耐压程度约为硅材料的10倍。另外，碳化硅器件的电子饱和速率较高、正向导通电阻小、功率损耗较低，适合大电流大功率运用，降低对散热设备的要求。相对于其它第三代半导体(如GaN)而言，碳化硅能够较方便的通过热氧化形成二氧化硅。所以碳化硅被认为是新一代高效能电力电子器件重要的发展方向，在新能源汽车、轨道交通、机车牵引、智能电网等领域具有广阔的应用前景。

目前，大功率碳化硅MOSFET器大多如中国专利CN109686667A(公开日期为2019年4月26日)公开的SiC-MOS，在各领域应用电路中都需要反并联二极管形成续流回路。现有技术中SiC-MOS所并联二极管主要的方式：一、靠自身体内结构形成寄生PN二极管，此方式寄生碳化硅二极管导通压降大和反向恢复特性差，导致开关损耗大。二、器件外接快恢复二极管使用，此方式导致成本变高和体积增大等缺点。此外，碳化硅价格较高，是推广过程主要的阻力之一。

可见，现有技术中的碳化硅MOS存在反向恢复特性差，制作成本高的问题亟待解决。

发明内容

为解决现有的碳化硅MOS如上所述的反向恢复特性差以及制作成本高的问题，本发明提供一种集成SBD(Schottky Barrier Diode，肖特基二极管)的SiC-MOS(碳化硅场效应管)以及制备方法。

一种集成SBD的SiC-MOS，包括衬底层和外延层，所述外延层背离所述衬底层的一侧具有栅极沟槽，所述栅极沟槽内具有栅极氧化层以及栅电极层，还包括与所述栅极介质层顶部相连的栅极；

所述外延层中紧贴所述栅极沟槽的两侧具有P-well阱区，所述P-well阱区顶部具有源极接触N+区域；还包括设于所述外延层上表面的肖特基金属层，所述肖特基金属层与所述P-well阱区相连接。

进一步地，所述肖特基金属层的侧面还设有与所述P-well阱区相连接的源极欧姆接触金属；所述SiC-MOS还包括隔离介质层和源极，所述隔离介质层设于所述源极欧姆接触金属周围，所述源极与所述肖特基金属层和所述源极欧姆接触金属相连。

进一步地，所述SiC-MOS还包括漏极欧姆接触金属和漏极；所述漏极欧姆接触金属设于所述衬底层背离所述外延层一面；所述漏极与所述漏极欧姆接触金属相连接。

进一步地，所述栅极氧化层为所述栅极沟槽内表面厚度为30nm～80nm的SiO

进一步地，所述肖特基金属层材料为Au、Ti、Mo、Pt、Ni、Pd、W中的任意一种或几种的复合金属。

本发明还提供一种集成SBD的SiC-MOS的制备方法，包括如下步骤：

S1：对衬底层和外延层进行清洗并且干燥；

S2：在所述外延层背离所述衬底层的一面刻蚀栅极沟槽；

S3：以特定斜度方向从所述栅极沟槽的侧壁注入P型杂质离子，形成P-well阱区；并对注入的所述杂质离子进行高温激活；

S4：在所述栅极沟槽内形成栅极氧化层以及栅电极层；

S5：从所述P-well阱区顶面紧贴所述栅极沟槽处注入高浓度N型杂质，形成源极接触N+区域；

S6：在所述栅极沟槽区域以及部分源极接触N+区域上表面进行淀积以及光刻蚀形成隔离介质层；

S7：通过lift-off工艺在表面淀积肖特基金属，形成肖特基金属层；

S8：通过lift-off工艺溅射金属Ni淀积源极欧姆接触金属和漏极欧姆接触金属；

S9：在表面淀积金属，形成栅极、源极和漏极，完成制备。

进一步地，所述步骤S3中形成的所述P-well阱区高度为H，所述栅极沟槽宽度为W，所述特定斜度方向与所述栅极沟槽侧壁法向所成角度为θ，其中tanθ≥H/W；

所述P型杂质离子浓度为1×10

进一步地，所述步骤S4包括：

S41：对所述栅极沟槽表面进行干氧氧化，形成厚度30nm～80nm的SiO

S42：在所述SiO

S43：利用栅极光刻蚀刻形成所述栅电极层。

进一步地，所述步骤S7中的所述肖特基金属材料为Au、Ti、Mo、Pt、Ni、Pd、W中的任意一种或几种的复合金属；

所述步骤S7之后还包括：

在500℃-1100℃温度，氮气保护下进行快速热退火处理。

进一步地，所述步骤S8之后还包括：

进行高温合金化，使所述源极欧姆接触金属与所述漏极欧姆接触金属形成良好欧姆接触。

本发明提供的一种集成SBD的SiC-MOS，通过在紧贴栅极沟槽处设置P-well阱区，与现有技术中的将从外延层表面整体注入P型杂质离子而形成的P-well阱区相比，本发明节省P-well空间、提高器件整体的功率密度进而降低成本。此外通过设置与P-well阱区相连接的肖特基金属层将SBD集成在本发明中，结合SBD和SiC-MOS的优点，可以有效降低MOS的Qrr反向恢复电荷，提升反向开关特性及减少开关损耗。

本发明提供的一种集成SBD的SiC-MOS的制备方法，通过先在外延层上进行栅极沟槽的蚀刻，从栅极沟槽的侧壁上以特定斜度方向注入P型杂质离子以形成P-well阱区，该方法与现有技术中直接从外延层表面形成P-well阱区的方法相比，大大降低离子需要扩散的深度即可满足P-well阱区在竖直方向上的需求，并且在水平方向上节省P-well空间、提高功率密度降低成本。通过淀积肖特基金属的方式，形成肖特基金属层，将SBD集成到器件之中，有效降低MOS的Qrr反向恢复电荷，提升反向开关特性及减少开关损耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的一种集成SBD的SiC-MOS器件截面结构图；

图2-7为本发明提供的一种集成SBD的SiC-MOS制备过程器件截面结构图。

附图标记：

101 衬底层 102 外延层 103 栅极沟槽

104 P-well阱区 105 栅极氧化层 106 栅电极层

107 源极接触N+区域 108 隔离介质层 109 肖特基金属层

110 源极欧姆接触金属 111 漏极欧姆接触金属 112 栅极

113 源极 114 漏极

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

本发明提供一种集成肖特基二极管的碳化硅场效应管及其制备方法，包括衬底层101和外延层102，外延层102背离衬底层101的一侧具有栅极沟槽103，栅极沟槽103内具有栅极氧化层105以及栅电极层106，还包括与栅极电极层106顶部相连的栅极112；

外延层102中紧贴栅极沟槽103的两侧具有P-well阱区104，P-well阱区104顶部具有源极接触N+区域107；还包括设于外延层102上表面的肖特基金属层109。

具体地，通过以下实施例来进一步说明，如图1所示，本实施例中的SiC衬底层101上表面生长有SiC外延层102，外延层的上表面开设有栅极沟槽103，栅极沟槽103的两侧区域设有P-well阱区104，本实施例中的P-well阱区104竖直方向上略短于栅极沟槽103，水平方向上从栅极沟槽103侧壁进入外延层102小于栅极沟槽103宽度的1/2，P-well阱区104顶部具有源极接触N+区域107，源极接触N+区域107紧贴栅极沟槽103侧壁并且水平方向上略窄于P-well阱区104。栅极沟槽103内具有一层厚度30nm～80nm的SiO2栅极氧化层105，优选地，栅极氧化层105的厚度为50nm，栅极氧化层105形成的沟槽内由栅电极层106填充，本实施例中栅电极层采用但不限于多晶硅，栅电极层106的顶部连接有向外延伸的栅极112。此外本发明提供的SiC-MOS器件还包括设于外延层102上表面的肖特基金属层109与P-well阱区104未被源极接触N+区域107占据的部分区域相连接，肖特基金属层109的侧面为源极欧姆接触金属110，源极欧姆接触金属110与源极接触N+区域107相连接，源极欧姆接触金属110周围由隔离介质层108填充保护。源极欧姆接触金属110以及肖特基金属层109的顶部还连接有向外延伸的源极113。

较佳地，肖特基金属层109的材料采用但不限于Au、Ti、Mo、Pt、Ni、Pd、W中的任意一种或几种的复合金属。

本实施例的SiC-MOS器件还包括设于所述衬底层101背离所述外延层102一面的漏极欧姆接触金属111，和与漏极欧姆接触金属相连接的漏极114。较佳地，漏极欧姆接触金属111覆盖衬底层101的底面，漏极114覆盖漏极欧姆接触金属111的底面。

本发明提供的一种集成SBD的SiC-MOS，通过在紧贴栅极沟槽处设置P-well阱区，与现有技术中的将从外延层表面整体注入P型杂质离子而形成的P-well阱区相比，本发明节省P-well空间、提高器件整体的功率密度进而降低成本。此外通过设置与P-well阱区相连接的肖特基金属层将SBD集成在本发明中，结合SBD和SiC-MOS的优点，可以有效降低MOS的Qrr反向恢复电荷，提升反向开关特性及减少开关损耗。

本发明还提供一种集成SBD的SiC-MOS的制备方法，如上所述的集成SBD的SiC-MOS器件可采用但不限于该方法，以下通过具体实施例进一步说明该方法。包括如下步骤：

S1：对衬底层和外延层进行清洗并且干燥；

S2：如图2所示，在所述外延层背离所述衬底层的一面刻蚀栅极沟槽；具体地，利用感应耦合等离子体刻蚀技术SiC外延层进行刻蚀形成栅极沟槽。

S3：如图3所示，以特定斜度方向从所述栅极沟槽的侧壁注入P型杂质离子，形成P-well阱区；并对注入的所述杂质离子进行高温激活，采用RCA清洗标准对碳化硅表面进行清洗，烘干后制作碳膜保护，在1700℃氩气氛围中进行离子激活退火10min，通过氧等离子体去除碳膜，采用RCA清洗标准对SiC外延层102表面进行清洗，烘干；

所述P-well阱区高度为H，所述栅极沟槽宽度为W，所述特定斜度方向与所述栅极沟槽侧壁法向所成角度为θ，其中tanθ≥H/W，当取大于时，表示注入P型杂质离子时，上表面设有保护层。

S4：如图4所示，在所述栅极沟槽内形成栅极氧化层以及栅电极层；

步骤S4包括S41-S43：

S41：对所述栅极沟槽表面进行干氧氧化，形成厚度30nm～80nm的SiO

S42：在所述SiO

S43：利用栅极光刻蚀刻形成所述栅电极层。

接着步骤S5：如图5所示，从所述P-well阱区顶面紧贴所述栅极沟槽处注入高浓度N型杂质，形成源极接触N+区域；

S6：在所述栅极沟槽区域以及部分源极接触N+区域上表面进行淀积以及光刻蚀形成隔离介质层；介质隔离层通过淀积、光刻蚀刻形成，如图5所示。

S7：通过lift-off工艺在外延层上表面淀积肖特基金属，形成肖特基接触，如图6所示，肖特基金属层与P-well阱区未被源极接触N+区域占据的部分区域相连接，以避免后续设于肖特基金属层两侧的源极欧姆接触金属接触到外延层；其中，肖特基金属材料为Au、Ti、Mo、Pt、Ni、Pd、W中的任意一种或几种的复合金属。

优选地，后续可在500℃-1100℃温度，氮气保护下进行快速热退火处理；较佳地，在850℃的温度，氮气保护下进行快速热退火处理。

S8：如图7所示，通过lift-off工艺溅射金属Ni淀积源极欧姆接触金属和漏极欧姆接触金属；

优选地，之后对源极欧姆接触金属和漏极欧姆接触金属进行高温合金化，采用快速热退火RTA方式，在N

S9：如图1所示，在表面淀积金属，形成栅极、源极和漏极，完成制备。

综上，本发明提供的一种集成SBD的SiC-MOS的制备方法，通过先在外延层上进行栅极沟槽的蚀刻，从栅极沟槽的侧壁上以特定斜度方向注入P型杂质离子以形成P-well阱区，该方法与现有技术中直接从外延层表面形成P-well阱区的方法相比，大大降低离子需要扩散的深度即可满足P-well阱区在竖直方向上的需求，并且在水平方向上节省P-well空间、提高功率密度降低成本。通过淀积肖特基金属的方式，形成肖特基金属层，将SBD集成到器件之中，有效降低MOS的Qrr反向恢复电荷，提升反向开关特性及减少开关损耗。

尽管本文中较多的使用诸如衬底层、外延层、栅极沟槽、P-well阱区、栅极氧化层、栅电极层、源极接触N+区域、隔离介质层、肖特基金属层、源极欧姆接触金属、漏极欧姆接触金属、栅极、源极和漏极等术语，但并不排除使用其它术语的可能性。使用这些术语仅仅是为了更方便地描述和解释本发明的本质；把它们解释成任何一种附加的限制都是与本发明精神相违背的。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。