校正时钟占空比的电路及其校正控制方法和装置

摘要

本发明涉及存储器芯片时钟校正，具体涉及一种校正时钟占空比的电路及其校正控制方法和装置。该电路包括：时钟延迟校正电路、脉宽生成电路、积分电路、比较器电路和状态机电路；脉宽生成电路、积分电路、比较器电路和状态机电路依次串联在校正输出端和校正控制端之间。本发明将两路上升沿触发信号作为晶体管通断控制信号触发两路电压信号，使比较器电路通过两路电压信号的电压检测值的差异，实现对某一校正四相时钟信号的相位偏移状态量的检测，进而根据该状态量，使状态机电路输出相应的校正控制信号控制时钟延迟校正电路对原始四相时钟信号进行延迟控制，从而实现了对高速时钟的快速准确的时钟空占比校正。