首页> 外文OA文献 >DLL-based 4-phase duty-cycle and phase correction circuit for high frequency clock tree

【2h】

DLL-based 4-phase duty-cycle and phase correction circuit for high frequency clock tree

机译：基于DLL的4相占空比和高频时钟树的相位校正电路

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Jaewoo Song; Hee-Am Shin; Soo-Won Kim;
展开▼
作者单位

展开▼
年度 2016
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. DLL-based 4-phase duty-cycle and phase correction circuit for high frequency clock tree [J] . Jaewoo Song1, Hee-Am Shin2, Soo-Won Kim2 MATEC Web of Conferences . 2016,第1期

机译：高频时钟树的基于DLL的4相占空比和相位校正电路
2. Range Unlimited Delay-Interleaving and -Recycling Clock Skew Compensation and Duty-Cycle Correction Circuit [J] . Wang Yi-Ming, Wei Shih-Nung Very Large Scale Integration (VLSI) Systems, IEEE Transactions on . 2015,第5期

机译：范围无限的延迟交织和循环时钟偏斜补偿和占空比校正电路
3. An All-Digital CMOS Duty Cycle Correction Circuit with a Duty-Cycle Correction Range of 15-to-85% for Multi-Phase Applications [J] . Jang-Jin NAM, Hong-June PARK IEICE Transactions on Electronics . 2005,第4期

机译：用于多相应用的占空比校正范围为15％至85％的全数字CMOS占空比校正电路
4. A Duty-Cycle Correction Circuit for High-Frequency Clocks [C] . K. Agarwal, R. Montoye VLSI Circuits, 2006 IEEE Symposium on . 2006

机译：高频时钟的占空比校正电路
5. CMOS auto-ranging phase -locked loop integrated circuits for frequency synthesizers and clock recovery circuits [D] . Chang, Yi-Cheng 2000

机译：用于频率合成器和时钟恢复电路的CMOS自动量程锁相环集成电路
6. Clinical efficacy of 2-phase versus 4-phase computed tomography for localization in primary hyperparathyroidism [O] . Adriana G. Ramirez, Amber L. Shada, Allison N. Martin, -1

机译：2期与4期计算机断层扫描在原发性甲状旁腺功能亢进症定位中的临床疗效
7. Design of clock duty-cycle correction circuits for high-speed SoCs [O] . Sang Woo Han, Jong Sun Kim 2013

机译：高速SOCS时钟占空比校正电路设计

DLL-based 4-phase duty-cycle and phase correction circuit for high frequency clock tree

著录项

引文网络

相似文献

相关主题

期刊订阅