金刚石上半导体衬底、用于制造金刚石上半导体衬底的前体及其制造方法

摘要

本发明提供一种制造用于制造金刚石上半导体衬底110的前体105a的方法100，该方法包括：a)从基础衬底112开始；b)在该基础衬底上形成牺牲载流子层114，该牺牲载流子层包括单晶半导体；c)在该牺牲载流子层上形成单晶成核层116，该单晶成核层用于布置成使金刚石成核生长；以及d)在该单晶成核层上形成器件层118，该器件层包括一个单晶半导体层或多个单晶半导体层。

说明书

技术领域

本发明涉及一种金刚石上半导体衬底、用于制造金刚石上半导体衬底的前体及其制造方法。

背景技术

半导体晶片可用于制造电子器件，包括电源，RF和微波器件，也可用于制造光学器件，包括发光二极管和激光二极管。此类器件的效率和容量受到可从其中提取多少废热的限制。金刚石是热提取的良好候选者，特别是在这些晶片内用作传热层。

图1示意性地给出了一种用于在金刚石衬底10上生产半导体的已知方法。该衬底生产方法从提供一种包括Si(或其它)衬底12的生长结构开始，在Si衬底12上提供一个或多个过渡层14，在过渡层14上提供一个半导体器件层16，例如GaN器件层，半导体器件层16可以包含不同的外延层，例如GaN、AlGaN、InGaN或其它。器件层被布置为在其上形成电路，例如通过沉积、去除、图案化或电性能改变等方式。过渡层14被布置为在Si衬底12和半导体器件层16之间提供一些晶格匹配或应变匹配。

在步骤40中，处理晶片18被附接到器件层16上。这通常涉及一个诸如旋涂玻璃的附接层，或者在其它实施例中，附接可以通过晶片接合界面(wafer bonded interface)来提供。

在步骤42中，去除Si衬底12。

在步骤44中，去除该过渡层14或每个过渡层14。

在步骤46中，在半导体器件层16的露出侧上沉积一层无定形成核层20。露出侧是与附接处理晶片18的侧面相反的一侧。无定形成核层20被布置以使金刚石成核和生长。

在步骤48中，将金刚石层22生长到无定形成核层20上。

在步骤50中，去除处理晶片18。去除处理晶片18之后，提供金刚石上半导体衬底10。可以准备半导体器件层16露出的表面以用于进一步处理，例如通过清洁，例如以去除保护层。金刚石上半导体衬底结构10随后可用于高端RF和其它器件的处理。

发明内容

根据一个方面，本发明提供一种制造用于制造金刚石上半导体衬底的前体的方法，该方法包括：

a)从基础衬底开始；

b)在该基础衬底上形成牺牲载流子层，该牺牲载流子层包括一个单晶半导体；

c)在该牺牲载流子层上形成单晶成核层，该单晶成核层布置成使金刚石生长成核；以及

d)在该单晶成核层上形成器件层，该器件层包括一个单晶半导体层或多个单晶半导体层。

有利地，本发明的方法导致一种改进的前体，与现有技术相比，其随后导致在金刚石衬底上更好或更有效地生产最终半导体。该前体更好因为它是根据本发明的方法形成的。特别地，如将变得显而易见的，在前体的各层之间以及在前体的露出表面处的表面边界由于其随后的预期用途(与提供合适的器件层表面结合，形成合适的表面以供金刚石生长成核)而比现有的晶片更好。

该方法可选地包括连续生长牺牲载流子层、之后成核层、之后器件层，以实现步骤b)至d)。可选地，连续生长包括在生长室中执行步骤b)至d)，并且在执行步骤b)至d)期间不从生长室中去除正在制造的前体。

可选地，形成单晶成核层的步骤包括经由2D或3D生长或逐层生长来沉积成核层，优选地通过2D或逐层生长。

可选地，连续生长包括合理地晶格匹配牺牲载流子层与单晶成核层，以及单晶成核层与器件层。

该方法可选地包括：

·步骤b)包括形成所述单晶牺牲载流子层，所述单晶牺牲载流子层具有小于第一阈值位错密度的位错密度，例如10

·步骤c)包括形成所述单晶成核层，所述单晶成核层具有小于第二阈值位错密度的位错密度，例如0.5×10

·步骤d)包括形成所述单晶器件层，所述单晶器件层具有小于第三阈值位错密度的位错密度，例如10

可选地，在步骤a)之后和步骤b)之前，该方法包括在基础衬底和牺牲载流子层之间形成一个或多个过渡层，该一个或多个过渡层被布置成促进从基础衬底到牺牲载流子层的过渡，并且可选地，其中促进过渡包括减轻牺牲载流子层的应变或成核生长或两者兼具。

该方法可选地包括在器件层上接合或形成处理层。

该方法可选地包括去除基础衬底，进一步可选地采用化学方法或者通过机械抛光或者通过它们的组合来去除。

可选地，该方法包括例如通过选择性蚀刻来选择性地去除一个或多个过渡层。

可选地，该方法包括例如通过选择性蚀刻来选择性地去除牺牲载流子层，其中选择性的去除工艺在成核层或过渡层停止。

可选地，步骤b)包括由第一材料形成牺牲载流子层，使得牺牲载流子层具有第一去除率，并且其中步骤c)包括由第二材料形成成核层，使得成核层具有第二去除率，其中第一去除率与第二去除率不同。

根据另一方面，提供了一种制造金刚石上半导体衬底的方法，该方法包括上面提到的方面的方法，并且进一步包括在选择性的去除牺牲载流子层之后将金刚石层(例如合成金刚石层)生长到成核层上。可选地，该方法包括在其上生长金刚石层之前用等离子体或类似物对成核层进行预处理——进一步可选地，在AlN成核层的情况下，该方法包括通过用N

该方法可选地包括去除处理层，可选地，为选择性去除。

可选地，步骤d)包括由第三材料形成器件层，使得器件层具有第三去除率，接合或形成处理层包括接合或形成包括第四材料的处理层，从而使得处理层具有第四去除率，其中第四去除率不同于第三去除率。

该方法可选地包括以下任何一项或多项：

·该基础衬底包括Si衬底、SiC衬底、AlN复合材料或蓝宝石衬底；

·所述单晶牺牲载流子层包括SiC、GaN、AlN、InN、AlGaN、InGaN、BN、BAlN、ScN、Si及其合金，Ga

·所述单晶成核层包括SiC、GaN、AlN、AlGaN、ScN、BN、HfN、ZrN、InN、Si、Ge、TiN或其合金，以及基于氧化物的材料，例如Ga

◆该单晶成核层具有5nm至100nm的厚度，例如5nm至50nm；和/或

◆该单晶成核层具有5至600W/m·K的热导率；

·所述单晶器件层包含SiC、GaN、AlN、InN、BN、Si及其合金，Ga

◆具有3D形态并生长在SiC或蓝宝石衬底上的5nm至200nm厚的AlN或AlGaN层，用于随后的GaN牺牲载流子层的生长；

◆在Si衬底上，先形成一层AlN过渡层，随后形成一层GaN/AlN超晶格过渡层，用于随后的GaN牺牲载流子层生长；

◆在Si衬底上，先形成一层AlN过渡层，随后形成一层AlN/AlGaN/GaN梯度合金过渡层，用于随后的GaN牺牲载流子层生长。

根据另一方面，本发明提供了一种层状前体，其随后用于制备金刚石上半导体衬底，该前体依次包括基础衬底、牺牲单晶半导体载流子层、被布置成使金刚石生长成核的单晶成核层、单晶半导体器件层或半导体器件多层结构。

可选地，层状前体还包括在基础衬底和牺牲载流子层之间的一个或多个过渡层，所述一个或多个过渡层被布置成促进从基础衬底到牺牲载流子层的过渡，并且可选地，其中促进过渡包括减轻牺牲载流子层的应变或成核生长或两者兼具。

该层状前体可选地包括以下任何一项或多项：

·该基础衬底包括Si衬底、SiC衬底、AlN复合材料或蓝宝石衬底；

·所述单晶牺牲载流子层包括SiC、GaN、AlN、InN、AlGaN、InGaN、BN、BAlN、ScN、Si及其合金，Ga

·所述单晶成核层包括SiC、GaN、AlN、AlGaN、ScN、BN、HfN、ZrN、InN、Si、Ge、TiN或其合金，以及基于氧化物的材料，例如Ga

◆该单晶成核层具有5nm至100nm的厚度，例如5nm至50nm；和/或

◆该单晶成核层具有5至600W/m·K的热导率；

·所述单晶器件层包含SiC、GaN、AlN、InN、BN、Si及其合金，Ga

·所述一个或多个过渡层包括SiC、AlN、GaN、AlGaN，或AlGaN/AlGaN、BN、Si及其合金，Ga

◆一个具有3D形态并在SiC或蓝宝石衬底上生长的5nm至200nm厚度的AlN层，用于随后的GaN牺牲载流子层的生长；

◆在Si衬底上，先形成一个AlN过渡层，随后形成一个GaN/AlN超晶格过渡层，用于随后的GaN牺牲载流子层生长；

·在Si衬底上，先形成一个AlN过渡层，随后形成一个AlN/AlGaN/GaN梯度合金过渡层，以用于随后的GaN牺牲载流子层生长。

层状的前体可选地包括：

·单晶牺牲载流子层具有一个小于第一阈值位错密度的位错密度，例如为10

·单晶成核层具有一个小于第二阈值位错密度的位错密度，例如为0.5×10

·单晶器件层或半导体器件多层结构具有一个小于第三阈值位错密度的位错密度，例如为10

根据另一方面，本发明提供了一种金刚石上半导体衬底，包括一个单晶器件层或半导体器件多层结构，一个被布置成使金刚石生长成核的单晶成核层和一个金刚石层，其中在器件层或半导体器件多层结构与金刚石层之间的界面的热阻相对于现有系统有改进。使用本发明可获得的改进结果在之后的说明书表1中给出。

附图说明

现在将仅通过举例的方式并参考附图来描述本发明的实施例，其中：

图1(现有技术)示意性地给出了一种形成金刚石上半导体衬底的已知技术。

图2示意性地示出了一种形成金刚石上半导体衬底的方法，包括根据本发明的一个实施例用于形成一种前体的方法。

图3示意性地示出了一种形成金刚石上半导体衬底的方法，包括根据本发明另一实施例用于形成一种前体的方法。

图4示意性地示出了一种形成金刚石上半导体衬底的方法，该方法包括根据本发明的另一实施方式用于形成一种前体的方法。

具体实施方式

在一个实施例中，本发明提供了一种形成金刚石上半导体衬底110的方法100。该方法100的起始部分包括一种制造前驱体105a的方法100a，随后制造金刚石上半导体衬底110。有利地，本发明的方法100a导致一种改进的前驱体105a，与现有技术相比，其随后导致一种更好或更有效地生产最终金刚石上半导体衬底110。前体105a更好，因为它是根据本发明的方法100a形成的。特别地，如将变得显而易见的，在前体105a的各层之间和在前体105a的露出表面处的表面边界由于其随后的预期用途(与提供一个合适的器件层表面结合，形成一个合适的表面用于供金刚石生长成核)而比先前的晶片更好。

制造一种前体105a的方法100a始于一个基础衬底112。该基础衬底可以包括可用于后续层生长的任何合适的材料。该基础衬底可以包括Si衬底、SiC衬底、GaN衬底、AlN衬底、AlN复合材料或蓝宝石衬底中的任意一种。替代品包括基于氧化物的衬底，例如Ga

方法100a的下一步骤包括在基础衬底112上形成一个牺牲载流子层114。

有多种已知的形成或沉积层的方法。层能被沉积或生长。两种常用的生长选择是金属有机化学气相沉积(MOCVD)或分子束外延(MBE)。MOCVD更多地用于在单个反应器中的多个大型衬底上生长。技术熟练的读者将能够使用和采用用于层形成的标准技术。不同的层和层的组成通过改变生长系统中的源材料或前体制成，这些层例如是GaN、AlN、InN、ScN、BN及其合金，也可以考虑使用基于氧化物的层。也可以使用其它方法，例如脉冲激光沉积、溅射、磁溅射、原子层沉积(ALD)(使用该方法可以在薄层中生长部分甚至整个外延层)等。

牺牲载流子层114包括一个单晶半导体。在该实施例中，牺牲载流子层114可以包括任何合适的材料，该材料a)附接到衬底112，并且b)能在随后的工艺(下文描述)中相对于一个相邻的成核层116被选择性地去除。牺牲载流子层114可以包括单晶GaN、单晶AlN、单晶InN、单晶AlGaN、单晶InGaN、单晶BN、单晶BAlN中的任何一种，并且也可以考虑基于氧化物的材料。在此实施例中，单晶牺牲载流子层具有超过100nm的厚度。然而，根据蚀刻选择性，厚度也可能小于100nm。在牺牲层和衬底是相同材料的情况下，在一些实施例中可以省略牺牲层的生长。

为了本说明书的目的，单晶层是指基本上由一个晶体形成的层。尽管它可能包含缺陷，例如位错、滑移面、点缺陷等，但是它也可以被描述为单晶层。相对于常规技术，所述缺陷的密度足够低以提供改善的热传输和生长特性。该层可以由单个或多个单晶部分(具有或没有缺陷)形成。这样做的优点是，通过保持结晶度在层之间提供了更好质量的界面。必须具有单晶层(或通过多个单晶部分尽可能接近)以在该过程的稍后阶段(不包括金刚石层的生长)种下进一步的单晶材料层。

如果中间层(成核层)是晶格匹配(应变)的，它将不会在随后生长的层中产生其它位错。相反，如果生长出晶格失配层，则会产生位错，并传播到器件层中，这将对电学和热学特性不利——这是不希望的。因此，有利地，该中间层匹配上下层的晶格。

本实施例的单晶牺牲载流子层114具有小于第一阈值位错密度的位错密度。在该示例中，第一阈值位错密度为10

方法100a的下一步骤包括在牺牲载流子层114上形成单晶成核层116。单晶成核层116被配置为能够(在随后的阶段)使金刚石成核和生长。特别地，在该实施例中，单晶成核层包括适合于成核合成金刚石生长的任何材料。单晶成核层可以包括AlN、GaN、InN、AlGaN、ScN、BN、HfN、ZrN、Ge或它们的合金中的任何一种，以及基于氧化物的层。在其它实施例中，成核层可以包括诸如Ir、W、Mo和Nb的金属。Ir可以在例如MgO的材料上生长单晶。如前所述，该层的单晶性质允许增强与相邻的单晶牺牲载流子层的接合(更好的表面连接和更好的过渡性能)。单晶成核层可以具有5nm至100nm的厚度，例如5nm至50nm。在一些示例实施例中，如果成核层是一个AlN层，则允许其松弛具有潜在的优点，因为这将有助于抑制寄生的横向泄漏通道的形成。这将需要一些位错；然而，螺位错会弯曲到层的平面中以释放应变，因此螺位错的密度不必显著增加。实际上，有时将松弛的AlN中间层用作生长工具，以通过弯曲这些位错使它们结合来降低螺位错密度和终止并减小应变。因此，在这些示例中，对于应变层，其厚度可以是5-8nm，其厚度足以充当蚀刻停止层，或者对于松弛层，其厚度可以是8-50nm。就传热而言，优选薄的无位错(应变)层。对于AlN示例，厚度将是较低的5-8nm范围。包含位错的较厚层(弛豫)将具有较高的热阻。在其它示例中，如果将AlGaN用作成核层，则在弛豫发生之前的临界厚度较厚，因此为了避免一个显著的热阻，该层可能会发生应变。

成核层的热导率在5-400W/(m·K)之间。在一些示例实施例中，对于AlN成核层，热导率可以是300W/(m·K)，或者对于BN成核层，热导率可以是400W/(m·K)(这是基面方向的值。热导率在贯通面方向(热流方向)上接近10W/(m·K))，或者对于ScN成核层，热导率接近10W/(m·K)，对于ZrN成核层，热导率接近50W/(m·K)。材料的热导率越高，在器件中的热传递越好。同样，重要的是要考虑成核层与牺牲载流子层的晶格失配——最好将其保持在15％以下；然而，通常失配只有百分之几，以最小化在成核层的生长中引入的任何额外的位错。

在其它示例中，基于这些在300K时的容积热导率(bulk thermal conductivity)值的热导率如下：

AlN：5nm厚时约为20W/m·K，100nm厚时约为180W/m·K；和

BN：5nm厚时约为12W/m·K，100nm厚时约为27W/m·K。

其它示例对于技术熟练的读者将是显而易见的。优选地，单晶成核层具有小于第二阈值位错密度的位错密度。在此示例中，第二阈值位错密度为0.5×10

通常，优选地，位错密度在整个器件结构中减小，但是在某些情况下，对于层边界之一，位错密度实际上可能在器件结构之间增大。因此，在一些其它示例中，第二阈值位错密度可以高于第一阈值密度，因为由于大的应变失配，可能形成额外的位错。例如，如果在一个GaN牺牲层上生长AlN，则随着AlN层变厚，缺陷会出现，如此缺陷密度会增加。但是，如上所述，在位错弯曲的情况下，缺陷密度还会根据特定情况而降低。大体而言希望保持较低的缺陷密度。

在本发明涵盖的一些示例中，牺牲层内的缺陷密度可以是10

发明人已经考虑了成核中间层的临界厚度。在应变弛豫发生之前，AlN可以在GaN上生长至约10nm厚。使其厚于10nm可能不会提供更大的益处，因为层的热导率与热导率之间的关系是非线性的，即，即使层越厚，热导率越高，该层的热阻也会增加。

方法100a的方法的下一步骤包括在单晶成核层116上形成一个单晶器件层118。该器件层118包括一个单晶半导体。该器件层118可以是可实现提供一个电路形成于其中或者其上的合适表面的期望效果的任何单晶半导体。器件层118可以包括GaN、AlN、InN、BN及其合金中的任何一种，以及基于氧化物的材料，诸如Ga

在图2中，起始结构包括在基础衬底112和牺牲载流子层114之间的另一层。在大多数但不是全部实施例中，在牺牲载流子层形成之前提供了一个过渡层(或多个过渡层)113。过渡层113形成在基础衬底112和牺牲载流子层114之间。一个或多个过渡层113被布置成促进从基础衬底112到牺牲载流子层114的平滑的生长过渡。过渡层提供应变消除，并确保该层生长良好。促进过渡包括减轻载流子层11 4的应变和/或成核生长或二者兼具。过渡层可以包括AlN、GaN、AlGaN，或AlGaN/AlGaN、BN或其合金中的任何一种或多种。在一些实施例中，过渡层包括具有3D形态并且已经在SiC或蓝宝石衬底上生长(用于随后的GaN牺牲载流子层生长)的一个5nm至200nm厚的AlN或AlGaN层。在其它示例中，过渡层包括一个在硅衬底上的AlN过渡层，其后是一个GaN/AlN超晶格过渡层，用于随后的GaN或其它材料牺牲载流子层生长的过渡层(112)。在又一示例中，在Si衬底上，过渡层包括一个AlN过渡层，其后是AlN/AlGaN/GaN梯度合金过渡层(用于随后的GaN牺牲载流子层生长)。在一个示例中，过渡层是非常薄的(例如10nm)，具有极高缺陷密度的单晶半导体层。在一些在Si上GaN的实施例中，过渡层可以厚至4微米。对于在SiC上GaN的实施例，过渡层可以在10nm至30nm之间。该层使一个GaN牺牲载流子层生长成核。

该过渡层或每个过渡层辅助边界层之间的晶格匹配、应变匹配和成核中的任何一个或组合。

在一些实施例中，在衬底与牺牲载流子层之间没有过渡层。

在该实施例中，牺牲载流子层114、成核层116和器件层118在衬底上或在衬底和过渡层上连续生长。在该示例中，连续生长包括在生长室中执行相关的形成步骤，并且在步骤的执行期间不从生长室中去除正在制造的前体。

在一些实施例中，在制造期间，可以在受控条件下将前体从一个生长室移动到另一个生长室，以确保一致的生长。例如，在经由真空通道连接的两个相连的生长室内，前体的生长可以在一个室中停止然后将前体移动到另一室继续生长。

在其它实施例中，前体105a可以不连续生长。

通过连续地生长这些层，有利地，提供了在其各层之间具有良好的表面匹配特性的前体。在连续生长期间不从生长室中去除前体提供了进一步的好处，例如，防止表面重建或污染。与使用单晶载流子层、成核层和器件层结合，提供了一种具有良好应变和晶格匹配特性的前体。

在该示例中，成核层116经由2D逐层生长来沉积。在其它实施例中，3D生长也可以被使用。为了避免在该层内引入缺陷，优选成核层2D生长。对于过渡层113的生长，选择3D生长更加实用。

在该示例中，连续生长包括合理地晶格匹配牺牲载流子层与单晶成核层，以及单晶成核层与器件层(在一些实施例中，两种材料的晶格常数相差小于15％；优选小于1-3％，尽管可能更大)。例如，对于AlN，晶格常数差可以为2.4％，这允许一个大约10nm厚的中间层。

在该实施例中，方法100a还包括在器件层118上接合或形成一个处理层120的步骤140。处理层包括适合在制造工艺的后续阶段用于随后抓取(gripping)器件层或器件的任何层。在一些实施例中，用一个旋涂玻璃将手柄层附接到器件层。该处理层也是一种牺牲层。在本说明书中，牺牲层是要在制造工艺的后续阶段去除的，并且不会出现于在金刚石衬底110上的最终半导体中。示例处理晶片可包括Si、GaAs、Ge(但是大部分情况下Si会被使用，因为它相对便宜并且容易去除)。

方法100a还包括去除基础衬底112的步骤142。在该示例中，基础衬底通过化学或机械抛光工艺或它们的组合被去除。这可以是选择性或非选择性清除工艺。

在存在一个或多个过渡层113的实施例中，方法100a包括去除所述或每个过渡层113的步骤144。在该示例中，去除过渡层113的步骤144是通过选择性地去除(例如通过选择性地蚀刻)过渡层113而实现的。选择性蚀刻技术包括反应离子蚀刻(例如使用定制气体用于GaN/AlN界面)和基于液体的蚀刻。为了本说明书的目的，选择性去除，例如选择性蚀刻，是指从相邻材料中去除一种材料，其中对于特定去除工艺，这些材料具有彼此明显不同的去除率。例如，对于特定的气体或液体即反应离子蚀刻或湿法蚀刻工艺，GaN具有与AIN明显不同的去除率。基于液体的蚀刻示例可以包括在紫外线照射下(光子能量大于GaN的带隙，但小于AlN，SiC，BN等的带隙)的KOH。选择性去除技术对熟悉无尘室工艺的技术熟练的读者来说是显而易见的。

相反，非选择性去除例如可以通过机械蚀刻或抛光或非选择性化学工艺来实现。

例如，方法100a在步骤144处包括去除牺牲载流子层114以及在某些实施例中可能存在的任何过渡层113。在步骤144之后，在该示例中形成前体105a(见图2)。在其它示例中(参见图3和4)，正如会在下面进一步详细讨论的，可以认为前体是在更早的阶段形成的。

在该示例中，牺牲载流子层114由第一材料形成，如此使得牺牲载流子层具有第一去除率。成核层116由第二材料形成，如此使得成核层具有第二去除率。第一去除率与第二去除率不同，如此使得使用选择性去除技术诸如选择性蚀刻去除技术，可以有效地去除牺牲载流子层，并干净、有效地留下良好、干净和原子级光滑的成核层表面，以供后续金刚石生长。有利地，本发明的方法100a提供了该优势，这是任何其它已知方法所不具有的。该优势源自图2中示意性地给出的在第一阶段初始单晶层生长的本质。成核层被夹在器件层和具有去除特性的牺牲载流子层之间，如此使得随后的选择性蚀刻(步骤144)有效地成为可能。这种布置导致允许使用一种有效的技术(选择性去除)来提供高质量的成核表面。这种布置还允许制造一种金刚石上半导体，例如具有确定厚度的GaN器件层，而无需使用任何定时蚀刻。在现有技术中，最终产品中的GaN层厚度几乎只能通过定时蚀刻来控制。在关键阶段引入选择性蚀刻是一项技术优势。避免使用定时蚀刻提供了简化的制造过程。

制造金刚石上半导体衬底110的方法100还包括在选择性去除牺牲载流子层114之后，在成核层116上生长一个金刚石层122的步骤146。在该示例中，金刚石层包括合成金刚石层。在该示例中，可以有效生长金刚石层而不需要进一步依照步骤144准备成核表面。在其它示例中，尤其是当与现有技术相比时，步骤144和146之间可能需要极少的或仅需要很少一点的准备工作，所述现有技术用于在以不同方式准备的在成核表面上生长金刚石。

在一个示例中，制备工作可以包括用等离子体处理AlN成核表面。等离子体处理可以包括用N

方法100进一步包括去除处理层120的步骤148。可以理解的是，直到该阶段，处理层120在制造过程中对于处理前体是必要的，以避免器件层118损坏，器件层118是最终金刚石上半导体衬底110的一部分。在该特定示例中，通过选择性去除工艺来去除处理层。在该示例中，器件层118由一个第三材料形成，如此使得该器件层具有第三去除率。处理层包括一个第四材料，如此使得该处理层具有第四去除率。第四去除率不同于第三去除率，因此在步骤148中，使得将处理层从器件层选择性去除有效且可能。如图2所示，在金刚石上半导体衬底110中，器件层118具有一个露出的表面。由于在步骤148中使用的选择性去除工艺，对于露出表面减少加工(或者在一些示例中，对露出表面没有进一步的加工)是必须的，以使其处于能够随后作为器件层来使用的状态。

在一些实施例中，例如在附接处理晶片之前，器件层的顶面用SiN来保护。一旦处理晶片(或用于附接处理晶片的旋转玻璃)被去除，该SiN层(可以被广泛地称为保护层)会在对晶片进行器件处理之前被去除。该保护层可保护器件级材料的顶面。在一些实施例中，该SiN层会在器件制造期间被保留。

在其它实施例中，可以认为前体105是在较早阶段形成的。

在图3的示例中，可以认为前体是在去除牺牲载流子层114之前，即在步骤144之前和步骤142之后形成的。

在图4的示例中，可以认为前体在步骤142之前和步骤140之后，即在去除基础衬底112之前形成的。

在另外的实施例中，可以认为前体在添加处理层120之前，即在步骤140之前形成的。

在这些不同的示例和实施例中，在提供夹心成核层(该夹心成核层一侧具有器件层118，另一侧具有牺牲载流子层114)的初始阶段已经提供了一个有用的、技术上有利的起点，用于有效地实现在用于制造金刚石衬底上的半导体的现有前体中尚不为人所知的方法的后续步骤。

现在将更详细地描述该前体构造的一些具体示例实施例。

衬底＝Si

牺牲载流子层＝具有基于AlGaN的应变消除层的单晶GaN。性质包括厚度＝1μm；位错密度＝10

成核层＝单晶AlN。性质包括位错密度＝10

器件层＝上方具有25nm AlGaN的单晶GaN。性质包括位错密度＝10

衬底＝SiC

牺牲载流子层＝具有AlN成核层的单晶GaN。性质包括厚度＝1μm；位错密度＝10

成核层＝单晶AlN。性质包括位错密度＝10

器件层＝上方有25nm AlGaN的单晶GaN。性质包括位错密度＝10

衬底和牺牲载流子层＝GaN(GaN层是一体形成的，既作为衬底又作为牺牲载流子层)。

成核层＝单晶AlN。性质包括位错密度＝10

器件层＝包含InGaN量子阱的单晶GaN。性质包括位错密度＝10

衬底和牺牲载流子层＝Ga

成核层＝单晶GaAlO。性质包括位错密度＝10

器件层＝单晶Ga

本发明的实施例允许选择性去除到成核层。这导致提供了一个良好的成核表面用于金刚石生长，继而在最终产品中提供了更好的热传递。其中一个优点在于选择性蚀刻在成核层处停止，因此可以容易地进行单晶成核层的制造。在某些示例中，成核层是单晶时具有比现有技术中常用的无定形成核层(例如SiO

在一些示例中，发明人已经考虑了GaN器件层和金刚石衬底之间的界面热阻。

考虑案例(1)——现有技术：

对于一个无定形核层(厚度为50nm的氮化硅)，该界面的有效热阻会是5×10

考虑案例(2)：

对于一个相同的具有35μm栅指间距器件几何形状的8指部、125μm宽的GaN晶体管，对于一个10nm厚的晶体AlN成核层，我们估计热导率约为20W/mK(由于声子平均自由程减小)。这将导致一个有效的数值为0.5×10

因此，该薄的晶体AlN成核层(根据本方法有效地形成)没有明显增加器件的热阻。实际上，只要该10nm厚的层的热导率>5W/m·K时，情况就是这样。

将案例(1)(现有技术)与案例(2)(所提出的具有发明性的方法的示例)相比，发明人将芯片温度的上升降低了40％(不包括封装热阻等)。

本发明可用于制造如电子、光学、光电组件之类的组件。

如前所述，本发明允许有效地制造具有卓越导热性能的结构。本发明提供了一种金刚石上半导体衬底，包括单晶器件层或半导体器件多层结构，被布置成使金刚石生长成核的单晶成核层和一个金刚石层，在该金刚石层中，器件层或者半导体器件多层结构和金刚石层之间的界面热阻相对于现有体系得到了改善。

发明人已经研究了被提到的不同材料的预期热导率和热边界电阻性能，如下表所示。

声子平均自由程使用以下公式计算：

使用Landauer模型来计算该薄膜的热导率，该模型适用于薄膜中的弹道热传导。有效声子平均自由程使用体声子平均自由程(l

下表给出了假设无缺陷材料的热导率和有效的热边界电阻值。这些值大多数来自http://www.ioffe.ru/SVA/NSM/Semicond/。数值都是在室温下得到的。

表1

总的来说，发明人的研究表明，即使是像Ga

当在本说明书和权利要求书中使用时，术语“包括”和“包含”及其变型表示包括指定的特征、步骤或整数。不应将这些术语解释为对其它特征、步骤或组件的排除。

在前述说明书中、或者接下来的权利要求书中、或者在附图中披露的特征，以其特定的形式或者为了执行所公开功能的手段，或用于获得所公开的结果的方法或过程均可以单独地或以这些特征的任何组合，用于以多种形式实现本发明。