用于高深宽比蚀刻的含金属钝化

摘要

本发明的各种实施方案涉及用于蚀刻衬底中的特征的方法、装置和系统。通常，特征被蚀刻在包含电介质的堆叠件中。蚀刻工艺包含循环蚀刻特征并且在部分蚀刻的特征的侧壁上沉积保护膜。重复这些阶段，直到特征达到其最终深度为止。保护膜可以具有特定的组成，例如包含碳氮化钨、硫化钨、锡、含锡化合物、钼、含钼化合物、碳氮化钌、硫化钌、碳氮化铝、硫化铝、锆和含锆化合物中的至少一种。可以采取许多任选的步骤，其包含例如对掩模层掺杂，在沉积之前对衬底进行预处理，从侧壁上去除保护膜以及氧化任何剩余的保护膜。

说明书

相关申请的交叉引用

本申请要求于2018年8月24日申请的美国申请No.62/722,337的优先权利益，其通过引用合并于此以用于所有目的。

技术领域

本文的实施方案是在将特征蚀刻到介电材料中的背景下描述的。例如，所述特征可以是圆筒体或沟槽。

背景技术

在制造半导体器件期间经常采用的一种工艺是在介电材料中形成蚀刻圆筒体或者沟槽。可以进行这种工艺的示例上下文包括但不限于诸如DRAM和3D NAND结构之类的存储器应用。随着半导体工业的进步和器件尺寸变小，这种特征变得越来越难以以均匀的方式蚀刻，特别是对于具有窄宽度和/或深的深度的高深宽比特征。

这里提供的背景描述是为了总体呈现本公开的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本公开的现有技术。

发明内容

本文的某些实施方案涉及用于在衬底上的含电介质的堆叠件中形成蚀刻特征的方法和装置。

在本文的实施方案的一个方面，提供了一种在衬底上的含电介质的堆叠件中形成蚀刻特征的方法，所述方法包括：(a)通过将所述衬底暴露于包含蚀刻反应物的第一等离子体中而部分地蚀刻所述含电介质的堆叠件中的特征；(b)在(a)之后，在所述特征的侧壁上沉积保护膜，所述保护膜包含碳氮化钨、硫化钨、锡、含锡化合物、钼、含钼化合物、碳氮化钌、硫化钌、碳氮化铝、硫化铝、锆和含锆化合物中的至少一种；以及(c)重复(a)-(b)直到将所述特征蚀刻到最终深度，其中在(b)中沉积的所述保护膜在(a)期间基本上防止了对所述特征的横向蚀刻，并且其中所述特征在其最终深度处具有约5或更大的深宽比。

在一些实施方案中，所述保护膜可以包含碳氮化钨或硫化钨。例如，所述保护膜可以包含碳氮化钨。在一些情况下，所述保护膜可以包含锡、氧化锡、氮化锡、碳化锡、碳氮化锡或硫化锡。例如，所述保护膜可以包含氧化锡。在一些实施方案中，所述保护膜可以包含钼、氧化钼、碳化钼、氮化钼、碳氮化钼或硫化钼。在多种实施方案中，所述保护膜可以包含金属硫化物。在某些情况下，所述保护膜可以包含碳氮化钌或硫化钌。在一些实施方案中，所述保护膜可以包含碳氮化铝或硫化铝。在一些实施方案中，所述保护膜可以包含锆、氧化锆、碳化锆、氮化锆、碳氮化锆或硫化锆。

在多种实现方式中，(b)可以包括通过原子层沉积反应来沉积所述保护膜，所述原子层沉积反应包括：(i)使所述衬底暴露于第一沉积反应物并且使得所述第一沉积反应物能吸附到所述特征的所述侧壁上；以及(ii)在(i)之后，使所述衬底暴露于第二沉积反应物并且使所述第一沉积反应物和所述第二沉积反应物在表面反应中反应，从而在所述特征的所述侧壁上形成所述保护膜。在一些其他实现方式中，(b)可以包括通过化学气相沉积反应来沉积所述保护膜，所述化学气相沉积反应包含将所述衬底同时暴露于第一沉积反应物和第二沉积反应物。

所述方法还可以包括在(a)之前对在所述含电介质的堆叠件上的掩模层进行掺杂。在一些实现方式中，(a)可以导致在所述特征的所述侧壁上形成基于碳氟化合物的涂层，所述方法还包括在(a)之后和(b)之前，对所述衬底进行预处理以由此去除或改变所述基于碳氟化合物的涂层，并且其中预处理所述衬底包括将所述衬底暴露于等离子体，所述等离子体由：(i)包含N

在一些实施方案中，所述方法还可以包括在所述特征被完全蚀刻之后从所述侧壁去除所述保护膜。在多种实现方式中，所述保护膜可以包含碳氮化钨，并且可以通过将所述衬底暴露于H

在本文的实施方案的另一个方面，提供了一种装置，所述装置包括致使本文所述的方法中的任何一种进行的控制器。例如，提供了一种用于在半导体衬底上的含电介质的堆叠件中形成蚀刻特征的装置，所述装置包含：一个或多个反应室，其中至少一个反应室被设计或配置成执行蚀刻，并且其中至少一个反应室被设计或配置成执行沉积，每个反应室包含：用于将工艺气体引入所述反应室的入口，以及用于从所述反应室去除材料的出口，以及具有指令的控制器，所述指令用于致使：(a)通过将所述衬底暴露于包含蚀刻反应物的第一等离子体中来部分蚀刻所述含电介质的堆叠件中的所述特征，其中(a)在被设计或配置成执行蚀刻的所述反应室中进行；(b)在(a)之后，在所述特征的侧壁上沉积保护膜，其中所述保护膜包含碳氮化钨、硫化钨、锡、含锡化合物、钼和含钼化合物中的至少一种，其中(b)在被设计或配置成执行沉积的反应室中进行；以及(c)重复(a)-(b)，直到将所述特征蚀刻到最终深度，其中在(b)中沉积的所述保护膜在(a)期间基本上防止了对所述特征的横向蚀刻，并且其中所述特征在其最终深度处具有约5或更大的深宽比。

在某些实现方式中，被设计或配置成执行蚀刻的反应室与被设计或配置成执行沉积的反应室可以是同一反应室，使得(a)和(b)都发生在所述同一反应室中。在其他实现方式中，被设计或配置成执行蚀刻的反应室可以不同于被设计或配置成执行沉积的反应室，并且所述控制器还可以包括用于在所述被设计或配置成执行蚀刻的反应室和所述被设计或配置成执行沉积的反应室之间传送所述衬底的指令。

下面将参考相关附图描述这些和其他特征。

附图说明

图1示出了由于侧壁的过蚀刻而具有不期望的翘曲度的蚀刻圆筒体。

图2是根据某些实施方案描述蚀刻介电材料中的特征的方法的流程图。

图3A-3C根据某些实施方案描绘了随着时间的推移,由于蚀刻特征而部分制造的半导体器件。

图4A-4C根据某些实施方案示出了可用于执行本文所述的蚀刻工艺的反应室。

图5描绘了根据某些实施方案可用于执行本文所述沉积工艺的反应室。

图6示出了可用于在某些实现方式中执行沉积工艺的多站式装置。

图7呈现了根据某些实施方案的可用于实施沉积和蚀刻的群集工具。

图8示出了实验结果，其显示了与本文所述的保护膜相关的益处。

具体实施方式

I.

某些半导体器件的制造涉及将特征蚀刻到一种或者多种介电材料中。介电材料可以是单层材料或材料叠层。在一些情况下，叠层包括交替的介电材料(例如，氮化硅和氧化硅)层。一个示例蚀刻特征是圆筒体，其可以具有高深宽比。随着这些特征的深宽比继续增加，将特征蚀刻到介电材料中越来越具有挑战性。在蚀刻高深宽比特征期间出现的一个问题是不均匀的蚀刻轮廓。换句话说，这些特征不会沿直线向下的方向蚀刻。相反，特征的侧壁通常翘曲，使得蚀刻特征的中间部分比特征的顶部和/或底部更宽(即，进一步蚀刻)。在特征的中间部分附近的这种过度蚀刻可能导致剩余材料的结构和/或电子完整性受损。例如，特征的翘曲和扭曲会导致相邻存储器字符串之间的短路或干扰。

不受任何理论或作用机制的束缚，相信在圆筒体或其他特征的中间部分处的过蚀刻至少部分地发生，因为特征的侧壁没有被保护到足以不被蚀刻。传统的蚀刻化学过程利用碳氟化合物蚀刻剂在介电材料中形成特征。通过等离子体暴露激励碳氟化合物蚀刻剂，从而导致形成各种碳氟化合物碎片，包括例如CF、CF

侧壁保护在高深宽比特征中尤其难以实现。这样难的一个原因是现有的基于碳氟化合物的工艺不能在被蚀刻的圆筒体深处形成保护性聚合物侧壁涂层。图1示出了在涂有图案化掩模层106的介电材料103中蚀刻的圆筒体102的图。虽然以下讨论有时涉及圆筒体，但是这些概念适用于其他特征形状，例如沟槽、矩形和其他多边形。保护性聚合物侧壁涂层104集中在圆筒体102的顶部附近。C

II.

在本文的各种实施方案中，在表面上具有介电材料的衬底(通常是半导体晶片)中蚀刻特征。蚀刻工艺通常是基于等离子体的蚀刻工艺。整个特征形成过程可以分阶段发生：一个阶段指向蚀刻介电材料，另一个阶段指向形成保护性侧壁涂层而基本上不蚀刻介电材料。保护性侧壁涂层钝化侧壁并防止特征被过度蚀刻(即，侧壁涂层防止特征的横向蚀刻)。可以重复这两个阶段，直到将特征蚀刻到其最终深度。通过循环这两个阶段，可以在特征的整个深度上控制特征的直径，从而形成具有更均匀直径/改进轮廓的特征。额外的阶段可以包含在部分蚀刻特征之后并且在沉积保护性侧壁涂层之前处理侧壁表面，以及在特征被完全蚀刻之后去除或处理任何保护性侧壁涂层。在某些情况下，可以在蚀刻特征之前对掩模层进行掺杂或以其他方式进行处理。

在本文的多个实施方案中，保护性侧壁涂层是具有特定组成的含金属膜。与诸如氧化硅、氮化硼、烃聚合物以及某些其他类型的金属或含金属的层之类的其他类型的膜相比，含金属的膜(诸如本文所述的那些)已经显示出提供改进的抗蚀刻性/侧壁保护。在下面的“实验”部分中显示了说明改善的蚀刻结果的实验结果。

某些含金属的膜作为侧壁保护涂层可能是有利的，因为与介电膜相比，某些此类膜具有更高的电导率。不受限于以下说明，相信较高的电导率降低了在蚀刻工艺期间在部分蚀刻的特征内经历不希望有的带电效应的风险。在蚀刻工艺期间，部分蚀刻的特征的顶部和底部之间可能会形成电位差。该电位差可起到排斥离子的作用，使得一定百分比的离子无法按预期方式行进到特征的底部。例如，原本会行进到特征底部的离子会被排斥而或者(a)远离特征，使得离子不会腐蚀特征，或者(b)进入到特征的侧壁中，使得侧壁变得过蚀刻，导致特征中的不期望的翘曲和降低的竖直蚀刻速率。相比之下，在使用导电性更高的含金属膜作为保护性侧壁涂层的情况下，导电性更高的膜可以使特征内的电荷消散，使得在蚀刻过程中的凹陷特征的不同部分之间不存在电位差(或只有最小的电位差)。这减少了离子被不期望地排斥的可能性，从而导致轮廓改善和/或竖直蚀刻速率增加。

某些含金属的膜在各种实现方式中可能有益的另一个原因是，与其他类型的侧壁保护膜相比，它们在蚀刻操作期间可以提供不同的侧壁表面。这可能导致蚀刻期间在侧壁表面上的表面化学反应性和催化作用不同。一个结果可能是到达特征底部的成组的物质与使用其他类型的侧壁保护膜到达特征底部的成组的物质不同。例如，含金属的膜可能会导致不同种类的中性原子和分子到达特征底部，这可能会对蚀刻速率、蚀刻轮廓、条纹和变形产生积极影响。

此外，在许多情况下，某些含金属的膜可以以期望的保形度沉积。可以以比氧化硅和许多其他含硅和含硼膜更高的保形性来沉积各种含金属的膜。这种改善的保形性是有利的，至少是因为它降低了在沉积阶段中特征的顶部被阻塞的可能性。此外，可以调节此类膜的保形性以实现将保护性侧壁涂层沉积到期望的深度。这种调节可以确保在翘曲区域形成保护性侧壁涂层，从而首先防止翘曲形成。这也确保了保护性侧壁涂层在非常深的深度处(例如，在特征底部附近，翘曲区域下方)相对较薄或不存在，这使得特征能继续竖直向下蚀刻至介电材料中。

本文的实施方案对于实现较深的蚀刻特别有用。以前，可达到的最大蚀刻深度受限于蚀刻过程中产生的翘曲。本文所述的保护膜减少或消除了这种翘曲，从而使得能蚀刻较深的特征。此外，本文的实施方案使得能够增大器件封装密度，这意味着可以最大化形成在单个半导体衬底上的器件的数量。翘曲的减少或消除使得特征可以更紧密地形成在一起，同时仍保持结构和电气完整性。

特征是衬底表面中的凹部。特征可以具有许多不同的形状，包括但不限于圆筒形、矩形、正方形、其他多边形凹部、沟槽等。

深宽比是特征的深度与特征的关键尺寸(通常是其宽度/直径)的比较。例如，深度为2μm且宽度为50nm的圆筒体具有40：1的深宽比，通常更简单地表示为40。因为该特征可能在特征的深度上具有不均匀的关键尺寸，所以深宽比可以根据测量的位置不同而变化。例如，有时蚀刻的圆筒体可以具有比顶部和底部宽的中间部分。如上所述，该较宽的中间区段可称为翘曲。基于圆筒体顶部(例如颈部)的关键尺寸测得的深宽比将大于基于圆筒体的较宽中间/翘曲处的关键尺寸测得的深宽比。如本文所使用的，深宽比是基于靠近特征开口的关键尺寸来测得的，除非另有说明。

通过所公开的方法形成的特征可以是高深宽比特征。在一些应用中，高深宽比特征是具有至少约5，至少约10，至少约20，至少约30，至少约40，至少约50，至少约60，至少约80，或至少约100的深宽比的特征。通过所公开的方法形成的特征的关键尺寸可以是约200nm或更小，例如约100nm或更小，约50nm或更小，或约20nm或更小。在一些情况下，特征在整个特征上的CD介于约80-100nm之间。

在各种情况下，特征蚀刻到其中的材料可以是介电材料。示例性的材料包括但不限于氧化硅、氮化硅、碳化硅、氮氧化物、碳氧化物、碳氮化物、这些材料的掺杂形式(例如，用硼、磷等掺杂)、以及来自这些材料的任何组合的层压板。具体的示例材料包括化学计量和非化学计量的SiO

所公开方法的一个应用是在形成DRAM器件的背景下。在这种情况下，可以主要在氧化硅中蚀刻该特征。例如，衬底还可以包括一层、两层或更多层氮化硅。在一个示例中，衬底包括夹在两个氮化硅层之间的氧化硅层，其中氧化硅层的厚度在约800-1200nm之间，并且一个或多个氮化硅层的厚度在约300-400nm之间。蚀刻特征可以是圆筒体，其最终深度在约1-3μm之间，例如在约1.5-2μm之间。圆筒体的宽度可以在约20-50nm之间，例如在约25-30nm之间。在蚀刻圆筒体之后，可以在其中形成电容器存储单元。

所公开的方法的另一个应用是在形成竖直NAND(VNAND，也称为3D NAND)器件的背景下。在这种情况下，特征蚀刻到其中的材料可以具有重复的分层结构。例如，该材料可包括交替的氧化物(例如，SiO

III.

图2呈现了在半导体衬底中形成蚀刻特征的方法的流程图。图2的操作相关于图3A-3C描述，图3A-3C示出了当蚀刻该特征时的部分制造的半导体衬底。衬底包含被掩模层306覆盖的介电材料303。介电材料303可以包含交替的材料层，例如，如上所述的交替的氧化硅层和氮化硅层，或者交替的氧化硅层和多晶硅层。

在操作201，任选地对掩模层306掺杂。在许多情况下，掩模层306可以是碳(例如，无定形碳)。在各种情况下，掩模层306可以掺杂有金属。示例性掺杂剂包含但不限于钨、硼、锡、钼、钌、铝、锆及其组合。在一些实施方案中，掩模层306被掺杂有与在保护性侧壁涂层中使用的金属相同的金属。在一个示例中，掩模层306掺杂有钨，并且随后沉积的保护性侧壁膜(例如，如图3B和3C所示的保护膜310)是碳氮化钨(WCN)或硫化钨(WS)。在另一示例中，掩模层306掺杂有锡，并且随后沉积的保护性侧壁膜(例如，图3B和3C中的保护膜310)是锡(Sn)、氧化锡(SnO

对掩模层306掺杂可以使掩模层对蚀刻更具抗性。这会使得掩模层更薄和/或形成的特征更深。在许多情况下，特征深度受蚀刻期间掩模层306被腐蚀的速率限制。一旦掩模层306被充分腐蚀，就不可能在不损坏其余结构的情况下更深地蚀刻特征。因此，增加掩模层306的抗蚀刻性使得能形成更深的特征，因为掩模层被腐蚀得更慢并且蚀刻可以持续更长的持续时间。

接下来，如图3A中所示，在操作203，将特征302蚀刻到第一深度。该第一深度仅是特征的最终期望深度的一部分。用于蚀刻特征的化学品可以是基于碳氟化合物的化学品(C

基于碳氟化合物的涂层304由C

接下来，在操作205中，任选地对特征的侧壁进行预处理以去除或以其他方式处理基于碳氟化合物的涂层304。尽管图3B和3C示出了残留在侧壁上的基于碳氟化合物的涂层304，但应当理解，在某些情况下，可以去除基于碳氟化合物的涂层304。在某些情况下，对侧壁进行预处理包括：将衬底暴露于等离子体中。在特定示例中，等离子体包含N

令人惊讶的是，在某些情况下，去除基于碳氟化合物的涂层304实际上导致在未来的蚀刻步骤中改善侧壁保护。这种改善的保护可能是因为保护膜310(以下将进一步描述)在基于碳氟化合物的涂层304的基于碳氟化合物的材料上没有很好地成核。在这种情况下，有利的是去除基于碳氟化合物的涂层304以提供更理想的表面，在该表面上将形成保护膜310。在其他情况下，可以通过让第一侧壁涂层310保留在侧壁上来优化侧壁保护。在这些情况下，第二侧壁涂层直接沉积在基于碳氟化合物的涂层304上。在一些这样的情况下，基于碳氟化合物的涂层304和保护膜310一起形成比单独的任何一种材料更硬且更耐蚀刻的材料。

在不去除基于碳氟化合物的涂层304的一个示例中，保护膜310可以包含锡。例如，保护膜310可以是锡、氧化锡、氮化锡、碳化锡、碳氮化锡、硫化锡或它们的组合。已经显示出一些这样的材料(例如，氧化锡)与基于碳氟化合物的涂层304的基于碳氟化合物的材料协同作用，以提供高质量的侧壁钝化和蚀刻结果。在去除基于碳氟化合物的涂层304的另一示例中，保护膜310可以包含钨。例如，保护膜310可以是钨、碳氮化钨、氮化钨、碳化钨、氧化钨、硫化钨或其组合。在特定示例中，保护膜310是碳氮化钨。

接下来，在操作207，将保护膜310沉积在部分蚀刻的特征的侧壁上(在某些情况下，在基于碳氟化合物的涂层304上)。该沉积可以通过各种反应机制发生，所述反应机制包含但不限于化学气相沉积(CVD)方法和原子层沉积(ALD)方法(其中的任何一个可以是等离子体辅助的或者可以不是等离子体辅助的)。ALD方法特别适合于形成具有可调保形性的膜以将保护膜310沉积在期望的深度。例如，由于这种方法的吸附驱动性质，ALD方法可用于将反应物向下输送至所需深度。CVD和其他沉积工艺可能适用于多种实现方式，特别是在沉积可以以可调的保形性进行的情况下。下文提供了用于沉积保护膜310的处理条件。

如上所述，在许多实现方式中，保护膜310可以是具有特定组成的含金属膜。与诸如氧化硅之类的其他类型的膜相比，某些含金属的膜已显示出提供改进的抗蚀刻性/侧壁保护。可以包含在含金属的膜中的示例性金属包括但不限于钨、锡、钼、钌、铝、锆及其组合。含金属的膜可以进一步包含氮、碳、硼、氧、硫和氢中的一种或多种。在一些实施方案中，含金属的膜是金属，如元素金属的情况(例如元素钨、元素锡、元素钼、元素钌、元素铝、元素锆等)。

在一些示例中，保护膜310可以包含钨。具体的示例包含钨(W)、碳氮化钨(WCN)、碳化钨(WC)、氧化钨(WO

已经示出了上述各种材料在蚀刻期间提供优异的侧壁保护。期望与各种其他含金属的膜相比，这些材料可提供优异的侧壁保护。

接下来，在操作209，确定特征是否被完全蚀刻。在操作201-209的第一次重复之后，特征未被完全蚀刻，并且所述方法从操作203开始重复。重复操作203-209，直到特征被完全蚀刻。

在多种实施方案中，一个或多个处理条件可以在一个或多个操作的不同重复之间改变。例如，操作203的不同重复可以使用不同的蚀刻化学品、不同的等离子体条件(例如，更高或更低的RF功率、更高或更低的RF频率、更高或更低的等离子体占空比等)、不同的定时、不同的压强、不同的衬底温度、和/或不同的反应物汽化温度等。类似地，操作205的不同重复可以使用不同的预处理化学品、不同的等离子体条件(例如，更高或更低的RF功率、更高或更低的RF频率、更高或更低的等离子体占空比等)、不同的定时、不同的压强、和/或不同的衬底温度等。在某些情况下，可以在一些重复中实践操作205，而在其他重复中省略操作205。操作207的不同重复可以类似地使用不同的沉积化学品、不同的沉积机制、不同的等离子体条件(例如，更高或更低的RF功率、更高或更低的RF频率、更高或更低的等离子体占空比等)、不同的定时、不同的压强、不同的衬底温度和/或不同的反应物汽化温度等。

在不同的重复之间改变一个或多个处理条件的一个原因是调整保护膜310的保形性。特征的形状随着其被更深地蚀刻到介电材料中而改变。结果，保护膜的最佳位置/深度也改变了。将保护膜对准开始形成(或如果允许，则将开始形成)翘曲的区域是有利的。在翘曲区域处，保护膜可以沉积为相对较厚，并且在比翘曲区域低的深度处，保护膜可以相对较薄或不存在。这种厚度上的差异可以使得能根据需要蚀刻/打开特征的底部，从而形成更竖直的侧壁。为了获得所述结果，可以在操作207的每次重复期间调整沉积条件，使得保护膜在其每次沉积时都形成所需的深度。

在通过原子层沉积来沉积保护膜的一个示例中，可以通过控制前体的剂量来调整保护膜形成的深度。例如，较低的前体流率、较短的前体配料时间、较低的压强和较低的蒸发器温度(例如，对于在输送之前蒸发的液相反应物)各自导致相对较少的可用于吸附到衬底上的前体，并且因此导致不会延伸深入到特征内的保护膜。相比之下，较高的前体流率、较长的前体配料时间、较高的压强和较高的蒸发器温度均会导致可用于吸附到衬底上的相对较多的前体，因此会导致更深地延伸到特征中的保护膜。在通过化学气相沉积来沉积保护膜的另一示例中，可以通过控制等离子体条件(例如，RF功率)来调整保护膜形成的深度。在较高的RF功率下，前体物质的解离可能会更多，因此形成更深并且更保形保护膜。相比之下，在较低的RF功率下，形成深度和保形性都较小的保护膜。在各种情况下可以使用除ALD和CVD以外的沉积机制。在多种实施方案中，当执行附加的重复并且特征被更深地蚀刻到介电材料303中时，在特征内的越来越深的深度处形成保护膜。

在多种实施方案中，如上所述，蚀刻操作203和保护膜沉积操作207被循环重复多次。例如，这些操作可各自发生至少两次，例如至少三次或至少五次。在一些情况下，循环数(包含蚀刻操作203和保护膜沉积操作207的每个循环)在约2-10之间，例如在约2-5之间。每次进行蚀刻操作时，蚀刻深度都会增加。蚀刻的距离在循环之间可以是均匀的，或者其可以是不均匀的。在某些实施方案中，在每个循环中蚀刻的距离随着执行额外蚀刻而减小(例如，稍后执行的蚀刻操作会比先前执行的蚀刻操作蚀刻范围小)。在每个沉积操作207中沉积的保护膜310的厚度在循环之间可以是均匀的，或者这种涂层的厚度可以变化。在每个循环期间保护膜310的示例厚度可以在约1-10nm之间，例如在约3-5nm之间。此外，所形成的涂层类型在循环之间可以是均匀的，或者其可以变化。

返回图2，一旦特征被完全蚀刻，所述方法就继续进行操作211，其中，任选地从特征的侧壁去除保护膜。可以通过湿法清洁法或干法清洁法(例如，等离子体清洁法)去除保护膜。在某些实施方案中，去除保护膜可能是有益的。在各种情况下，确保特征中几乎没有或没有剩余导电材料可能是有利的。例如，这种导电材料可能不期望地在器件中的不同层之间形成短路。此外，这样的材料在将来的处理步骤中可能是有问题的，其可以用来用所需材料来对特征进行衬垫和/或填充。下面进一步讨论用于去除保护膜的示例性的处理条件。

在操作213，特征内的任何剩余保护膜可任选地被氧化。所述步骤可以在侧壁上形成电绝缘的金属氧化物(例如，WO

蚀刻操作203和沉积操作207可以在相同的反应室中或在不同的反应室中进行。在一示例中，蚀刻操作203在第一反应室中进行，而沉积操作207在第二反应室中进行，其中第一和第二反应室一起形成多室处理装置，例如群集工具。在某些情况下，可以提供加载锁和其他适当的真空密封，以在相关室之间传送衬底。衬底可以通过机械手臂或其他机械结构传送。用于蚀刻的反应室可以是Flex

如所述的，沉积操作通过形成期望保形性和深度的保护层来帮助优化蚀刻操作，该保护层在蚀刻操作期间最小化或防止特征的横向蚀刻。这促进了具有非常竖直的侧壁而几乎没有翘曲的蚀刻特征的形成。在某些实施方案中，具有至少约80的深宽比的最终蚀刻特征具有小于约60％的翘曲度(按最宽关键尺寸-其下的最窄关键尺寸/其下的最窄关键尺寸*100计量)。例如，具有50nm的最宽CD和40nm的最窄CD的特征(特征中40nmCD位于50nmCD的下方)具有25％(100*(50nm-40nm)/40nm＝25％)的翘曲度。

IV.

A.衬底

本文公开的方法特别适用于蚀刻上面具有介电材料的半导体衬底。示例性的介电材料包括氧化硅、氮化硅、碳化硅、氮氧化物、碳氧化物、碳氮化物，这些材料的掺杂形式(例如掺杂硼、磷等)，以及这些材料的任何组合的层压板。具体的示例材料包括SiO

B.蚀刻工艺

在多种实施方案中，蚀刻工艺是反应离子蚀刻工艺，其涉及使化学蚀刻剂流入反应室(通常通过喷头)，从尤其蚀刻剂生成等离子体，并将衬底暴露于等离子体。等离子体将蚀刻剂化合物离解成中性物质和离子物质(例如带电或中性材料，例如CF、CF

可用于执行蚀刻工艺的示例性装置包括可从加利福尼亚州弗里蒙特的LamResearch Corporation获得的

可用各种反应物选项将特征蚀刻到介电材料中。在某些情况下，蚀刻化学品包括一种或多种碳氟化合物。在这些或其他情况下，蚀刻化学物质可包括其他蚀刻剂，例如NF

在某些实现方式中，蚀刻化学品包括碳氟化合物和氧的组合。例如，在一示例中，蚀刻化学品包括C

在一些实施方案中，蚀刻期间的衬底温度在约0-100℃之间。在一些实施方案中，蚀刻期间的压强在约10-50毫托之间。离子能量可以相对较高，例如在约1-10kV之间。离子能量由所施加的RF功率确定。在各种情况下，使用双频RF功率来生成等离子体。因此，RF功率可以包括第一频率分量(例如，约2MHz)和第二频率分量(例如，约60MHz)。可以在每个频率分量处提供不同的功率。例如，第一频率分量(例如，大约2MHz)可以以约3-15kW之间的功率，例如约10kW提供，并且第二频率分量(例如，约60MHz)可以以较低的功率，例如约0.5-6kW，例如约4kW提供。这些功率电平假设RF功率输送到单个300mm晶片。功率电平可以基于衬底面积线性缩放，以用于附加衬底和/或其他尺寸的衬底(从而保持输送到衬底的均匀功率密度)。

蚀刻工艺的每个循环蚀刻介电材料至一定程度。在每个循环期间蚀刻的距离可以在约10-500nm之间，例如在约50-200nm之间。总蚀刻深度将取决于具体应用。对于一些情况(例如，DRAM)，总蚀刻深度可以在约1.5-2μm之间。对于其他情况(例如，VNAND)，总蚀刻深度可以是至少约3μm，例如至少约4μm，或至少约8μm，或至少约10μm。在这些或其他情况下，总蚀刻深度可以为约15μm或更小。

如图3A-3C的讨论中所解释的那样，蚀刻工艺可以产生基于碳氟化合物的涂层。然而，该基于碳氟化合物的涂层的深度会受限于特征上部附近的区域，并且可能不会向下延伸到最需要侧壁保护的特征中。因此，如本文所述，执行单独的沉积操作，以形成针对否则会形成翘曲的区域的保护膜。

C.沉积工艺

执行沉积工艺主要是为了在蚀刻特征内的侧壁上沉积保护层。即使在高深宽比特征中，该保护层也应该延伸到该特征中期望的深度。可以通过具有相对低的粘附系数的反应物和/或通过控制前体配料因子实现在特征内的期望位置处形成保护层。此外，依赖于吸附受限的沉积(例如，ALD反应)的反应机制可以促进在特征内的期望位置处形成保护层。在部分蚀刻特征之后开始沉积保护层。如在图2的讨论中所指出的那样，沉积操作可以通过蚀刻操作循环以在该特征被更深地蚀刻到介电材料中时形成附加的侧壁保护。

在一些情况下，保护层的沉积在特征被蚀刻到其最终深度的至少约1/3时或之后开始。在一些实施方案中，一旦该特征达到至少约2，至少约5，至少约10，至少约15，至少约20，或至少约30的深宽比，保护层的沉积就开始。在这些或其他情况下，沉积可以在特征达到约4，约10，约15，约20，约30，约40或约50的深宽比之前开始。在一些实施方案中，在特征为至少约1μm深，或至少约1.5μm深(例如，在最终特征深度为3-4μm的VNAND实施方案中)之后开始沉积。在其他实施方案中，在特征为至少约600nm深，或至少约800nm深(例如，在最终特征深度为1.5-2μm深的DRAM实施方案中)之后开始沉积。开始沉积保护层的最佳时间是紧接在侧壁否则将被过度蚀刻以形成翘曲之前。这种情况的确切时间取决于被蚀刻的特征的形状，被蚀刻的材料，用于蚀刻和沉积保护层的化学性质，以及用于蚀刻和沉积相关材料的工艺条件。

在沉积工艺中形成的保护层可以具有特定的组成。如所解释的，保护层应深深地渗透到蚀刻特征中，并且对用于蚀刻的特征的蚀刻化学品应该是有相对抗性的。在各种情况下，保护层可以是含金属的层，例如包含钨、锡和/或钼的一层。用于保护层的特别有希望的材料包括WCN、WS、Sn、SnO

在保护膜包含氧的情况下，可以使用含氧反应物。含氧反应物的示例包含但不限于氧气(O

当保护膜包含氮时，可以使用含氮反应物。含氮反应物包含至少一个氮，例如氮(N

当保护膜包含碳时，可以使用含碳反应物。含碳反应物的示例包含但不限于烃(C

当保护膜包含硫时，可以使用含硫反应物。含硫反应物的示例包含但不限于硫化氢(H

当保护膜包含金属时，可以使用含金属的反应物。示例性的金属包含但不限于钨、锡、钼、锆、铝和钌。

示例性的含钨反应物包含但不限于双(丁基环戊二烯基)二碘化钨(IV)(C

示例性的含锡反应物包含但不限于双[双(三甲基甲硅烷基)氨基]锡(II)([[(CH

示例性的含钼反应物包含但不限于(双环[2.2.1]庚-2,5-二烯)四羰基钼(0)(C

示例性的含钌反应物包括但不限于双(环戊二烯基)钌(II)(C

示例性的含铝反应物包含但不限于三(2,2,6,6-四甲基-3,5-庚二酸铝)(Al(OCC(CH

示例性的含锆反应物包括但不限于双(环戊二烯基)二氢化锆(IV)(C

所公开的前体并非旨在进行限制。也可以使用如本领域普通技术人员已知的其他反应物。通常，可以将氧气与一种或多种反应物一起提供。在一些实施方案中，用于在衬底上限定特征的掩模层可能对氧化敏感。碳基掩模材料可能对沉积步骤中因氧化引起的损坏特别敏感。在本文的某些实施方案中，可使用含金属的反应物和羰基硫(COS)的组合形成金属氧化物保护层。羰基硫已显示出形成氧化物而不会损害对氧化敏感的掩模材料。

在一些实施方案中，保护膜可以由选自以下材料组成的群组中的材料制成：碳氮化钨、硫化钨、锡、氧化锡、氮化锡、碳化锡、碳氮化锡、硫化锡、钼、氧化钼、碳化钼、氮化钼、碳氮化钼、硫化钼、碳氮化钌、硫化钌、碳氮化铝、硫化铝、锆、氧化锆、氮化锆、碳化锆、碳氮化锆、硫化锆及其组合。

如上所述，用于形成保护层的前体及其片段可以具有相对较低的粘附系数，从而使前体能够渗透到蚀刻特征内的期望深度。在一些情况下，前体的粘附系数(在相关的沉积条件下)可以为约0.05或更小，例如约0.001或更小。类似地，用于形成保护膜的前体及其片段可以具有相对低的复合率。具有低复合率的物质在保持反应性的同时，能够更好地穿透特征。损耗系数解决了由于表面的复合和吸收而引起的反应物物质的损耗。在许多实施方案中，损耗系数相对较低，使得反应物物质能够继续存在并深深地穿透到高深宽比特征内，同时保持反应性。这使得保护性涂层能沿着部分蚀刻的特征的长度/深度的很大一部分沉积。在某些情况下，涂层可以沿着特征的整个长度沉积。在各种情况下，损耗系数可以小于约0.005。

用于形成保护膜的反应机制可以是循环性的(例如，ALD)或连续的(例如，CVD)。可以使用导致形成高深宽比的保护膜的任何方法。如上所述，ALD反应由于其可调的保形性和吸附受限的特性而特别适合于此目的。然而，可以使用其他类型的反应，只要所述膜能够在期望的深度处形成以在蚀刻特征中的较深处保护侧壁即可。

简要地说，ALD反应涉及循环执行以下操作：(a)输送第一反应物以形成吸附的前体层，(b)任选的吹扫操作，以从反应室中除去未吸附的第一反应物，(c)输送第二反应物，以及第一和第二反应物在衬底上反应，(d)任选的吹扫，以除去过量的反应物和副产物，以及(e)重复(a)-(d)直到膜达到期望的厚度。因为反应物是在分开的时间提供的，并且反应是表面反应，所以所述方法可能在一定程度上是吸附受限的。这导致形成可调的保形膜，所述保形膜可以在所期望的侧壁位置衬垫在凹陷特征上，从而防止翘曲形成。相比之下，CVD方法通常涉及气相反应，其中反应物以连续(非循环)方式输送到衬底。一些CVD方法可以以相对较高/期望的保形度进行。

在通过等离子体辅助ALD方法发生沉积反应的某些实施方案中，可以使用以下反应条件。衬底温度可以维持在约0-500℃之间，例如在约20-200℃之间。压强可保持低至约100或200mTorr(例如，分别为约13或26Pa)和高至约1、2或3Torr(例如，分别为约130、270或400Pa)。离子能量可以相对较低，例如约1kV以下。用于产生等离子体的RF频率可以是大约60MHz，但是也可以使用其他频率。RF功率可以是几百瓦，例如约500W或更低(例如，约7100W/m

在通过热(非等离子体)ALD方法发生沉积反应的各种实施方案中，可以使用以下反应条件。衬底温度可以维持在约150-500℃之间，例如在约250-400℃之间。压强可保持低至约100或200mTorr(例如，分别为约13或26Pa)和高至约1、2或3Torr(例如，分别为约130、270或400Pa)。在每个ALD循环期间，可以以约50-1000sccm之间的流率输送吸附反应物持续约0.15-20秒之间的持续时间。第一次吹扫可以具有介于约0-60秒之间的持续时间。等离子体可以暴露于衬底持续约0.15-120秒之间的持续时间，反应物(不包含与反应物一起提供的任何惰性气体)的流率介于约50-1000sccm之间。第二次吹扫可以具有介于约0-60秒之间的持续时间。可以在每次沉积过程中调整这些条件，以实现将保护膜沉积在特征内的期望的深度处。

在通过等离子体辅助CVD方法发生沉积反应的某些实施方案中，可以使用以下反应条件。衬底温度可以维持在约0-500℃之间，例如在约20-200℃之间。压强可维持在约100-3000mT(例如13-400Pa)之间。用于产生等离子体的RF频率可以是2-60MHz。用于产生等离子体的RF功率可以在约50-2000W之间(例如在约700-28,000W/m

在通过热(非等离子体)CVD方法发生沉积反应的某些实施方案中，可以使用以下反应条件。衬底温度可以维持在约-10-500℃之间，例如约20-300℃之间。压强可维持在约100-3000mT(例如13-400Pa)之间。反应物输送的持续时间可以在约1-180秒之间。流率取决于特定的反应物。提供ALD和CVD反应条件作为指导，并且不意图进行限制。可以在每次沉积过程中调整这些条件，以实现将保护膜沉积在特征内的期望的深度处。

在使用等离子体的某些实施方案中，等离子体可以是电容耦合等离子体。在一些其他实施方案中，等离子体可以是感应耦合等离子体、远程产生的等离子体、微波等离子体等。在一些实现方式中，等离子体是如上所述以一种或多种频率产生的电容耦合等离子体。用于产生等离子体的一种或多种频率可以包含低频(LF)分量和/或高频(HF)分量。在某些情况下，在存在等离子体的特定处理步骤中仅使用HF频率。

D.掩模掺杂工艺

掩模层可以可选地掺杂有一种或多种材料，如关于图2的操作201所解释的。在许多情况下，掩模层是碳或硅。在各种实现方式中，掩模层可以掺杂有一种或多种金属。掺杂到掩模层中的金属可以与沉积在侧壁上的保护膜中存在的金属相同。替代地或附加地，掩模层可以掺杂有硼。

在特定的示例中，掩模层是用钨掺杂的碳。在这些或其他情况下，保护膜可包含诸如碳氮化钨或硫化钨之类的含钨材料。在另一个示例中，掩模层是用锡掺杂的碳。在这些或其他情况下，保护膜可包含含锡材料，例如锡、氧化锡、氮化锡、碳化锡、碳氮化锡或硫化锡。在另一示例中，掩模层是用钼掺杂的碳。在这些或其他情况下，保护膜可包含含钼材料，例如钼、氧化钼、碳化钼、氮化钼、碳氮化钼或硫化钼。在另一示例中，掩模层是用钌掺杂的碳。在这些或其他情况下，保护膜可包含含钌材料，例如碳氮化钌或硫化钌。在另一示例中，掩模层是用铝掺杂的碳。在这些或其他情况下，保护膜可以包含含铝材料，例如碳氮化铝或硫化铝。在另一示例中，掩模层是用锆掺杂的碳。在这些或其他情况下，保护膜可包含含锆材料，例如锆、氧化锆、氮化锆、碳化锆、碳氮化锆或硫化锆。

可以使用任何可用的方法来对掩模层进行掺杂。在某些实现方式中，使用离子注入。离子可以源自掺杂等离子体。离子的穿透深度取决于离子注入能量。在一些其他实现方式中，掺杂剂可以经由扩散而从气态或液态源引入掩模层。

掺杂之后，掩模层(或其一部分)可以具有介于约20-70％(原子)的掺杂剂浓度。

E.预处理工艺

如关于图2的操作205所描述的，可以任选地对衬底进行预处理以去除或改变基于碳氟化合物的涂层。在各种情况下，可以通过将衬底暴露于等离子体中来处理基于碳氟化合物的涂层。例如，暴露于N

F.保护膜去除工艺

在蚀刻特征之后，可任选地从特征的侧壁去除保护膜，如关于图2的操作211所讨论的。可以通过湿清洁方法或干清洁方法去除保护膜。

在某些情况下，保护膜是通过湿化学清洁方法去除的。在特定的示例中，使用过氧化氢(H

在某些情况下，保护膜是通过干清洁方法去除的。在这种情况下，衬底可能会暴露于等离子体中，所述等离子体会从特征的侧壁剥离保护膜(或其中的金属)。在一示例中，衬底暴露于由Cl

G.氧化工艺

在各种实现方式中，如关于图2的操作213所解释的，在特征被完全蚀刻之后，任何残留的保护膜可以被氧化。氧化例如可以通过使衬底暴露于氧化性气体或等离子体来实现。在使用基于等离子体的氧化的情况下，等离子体可以由诸如氧(O

所述氧化步骤使特征内的任何剩余保护膜氧化，从而确保任何这样的材料是电绝缘的。

V.

本文中所描述的方法可以用任何合适的装置或装置的组合来执行。合适的装置包括用于完成处理操作的硬件和具有用于控制根据本发明的处理操作的指令的系统控制器。例如，在一些实施方案中，硬件可以包括：包含在处理工具中的一个或多个处理站。一个处理站可以是蚀刻站，另一个处理站可以是沉积站。在另一实施方案中，蚀刻和沉积在单个站/室中进行。

图4A-4C示出了可用于执行这里所描述的蚀刻操作的可调节间隙电容耦合约束RF等离子体反应器400的实施方案。如所描绘的，真空室402包括室壳体404，室壳体404围绕容纳下电极406的内部空间。在室402的上部，上电极408与下电极406竖直隔开。上电极408和下电极406的平坦表面基本平行并正交于电极间的竖直方向。优选地，上电极408和下电极406是圆形的，并且相对于竖直轴线同轴。上电极408的下表面朝向下电极406的上表面。相对电极间隔开的表面限定其间存在的可调节间隙410。在操作期间，下电极406由RF功率源(匹配)420供给RF功率。RF功率通过RF供应管线422、RF带424和RF功率构件426被供给到下电极406。接地屏蔽件436可以围绕RF功率构件426，以供应更均匀的RF场到下电极406。如在共同拥有的美国专利No.7,732,728(其全部内容通过引用并入本文并用于所有目的)中描述的，晶片通过晶片端口482插入并被支撑在下电极406上的间隙410中以供处理，工艺气体被供给到间隙410并由RF功率激发成等离子体状态。上电极408可被供电或接地。

在图4A-图4C中所示的实施方案中，下电极406被支撑在下电极支撑板416上。插在下电极406和下电极支撑板416之间的绝缘环414使下电极406与支撑板416绝缘。

RF偏置壳体430将下电极406支撑在RF偏置壳体盆432上。盆432穿过在室壁板418中的开口通过RF偏置壳体430的臂434连接到导管支撑板438。在优选实施方案中，RF偏置壳体盆432和RF偏置壳体臂434一体地形成为一个部件，但是，臂434和盆432也可以是栓接或接合在一起的两个单独的部件。

RF偏置壳体臂434包括一个或多个中空通路用于传递RF功率和设施，诸如气体冷却剂、液体冷却剂、RF能量、用于升降销控制的电缆、电气监测和启动从真空室402外到真空室402内在下电极406的背面上的空间的信号。RF供应导管422与RF偏置壳体臂434绝缘，该RF偏置壳体臂434提供RF功率到RF功率源420的返回路径。设施管道440提供了用于设施组件的通道。设施组件的进一步的细节在美国专利No.5,948,704和美国专利No.7,732,728中描述，并且为了描述的简单这里未示出。间隙410优选地由约束环组件或罩(未示出)包围，其中的细节可以在通过引用并入本文的共同拥有的公布的美国专利No.7,740,736中得到。真空室402的内部经由通过真空端口480连接到真空泵而维持在低压下。

导管支撑板438被附接到致动机构442。致动机构的细节在上文已并入的共同拥有的美国专利No.7,732,728中有描述。致动机构442，例如伺服机械电机、步进电机或类似物，通过例如螺旋齿轮446(如滚珠丝杠)和用于转动滚珠丝杠的马达附接到竖直线性轴承444。在调整间隙410的大小的操作过程中，致动机构442沿着竖直线性轴承444行进。图4A示出了当致动机构442在线性轴承444上处于产生小的间隙410a的高的位置时的布置。图4B示出了当致动机构442处于在线性轴承444上中间的位置时的布置。如图所示，下电极406、RF偏置壳体430、导管支撑板438、RF功率源420均相对于室壳体404和上电极408向下移动，从而产生中等大小的间隙410b。

图4C示出了当致动机构442处于在线性轴承上的低的位置时的大的间隙410c。优选地，上电极408和下电极406在间隙调整期间保持同轴并且跨越间隙的上电极和下电极的相对表面保持平行。

例如，为了保持跨越大直径衬底(例如300毫米晶片或平板显示器)的均匀蚀刻，本实施方案使得在多步骤蚀刻工艺配方(BARC、HARC、和STRIP等)期间在CCP室402中上电极408和下电极406之间的间隙410能进行调节。特别地，该室涉及一种机械装置，该机械装置使得能提供下电极406和上电极408之间可调的间隙所需的直线运动。

图4A示出了在导管支撑板438的近端并在室壁板418的阶梯式凸缘428的远端密封的横向偏转的波纹管450。阶梯式凸缘的内径限定室壁板418中的开口412，RF偏置壳体臂434通过开口412。波纹管450的远端被夹持环452夹持。

横向偏转的波纹管450提供真空密封，同时允许RF偏置壳体430、导管支撑板438和致动机构442的竖直移动。RF偏置壳体430、导管支撑板438和致动机构442可以被称为悬臂组件。优选地，RF功率源420与该悬臂组件一起移动并可以附接到导管支撑板438。图4B示出了当悬臂组件在中间位置时处于中间位置的波纹管450。图4C示出了当悬臂组件处于低的位置时横向偏转的波纹管450。

迷宫式密封件448提供了波纹管450和等离子体处理室壳体404的内部之间的颗粒屏障。固定屏蔽件456在室壁板418处不可移动地连接到室壳体404的内壁内，以便提供迷宫式槽460(缝隙)，其中可移动屏蔽板458竖直移动，以适应悬臂组件的竖直移动。可移动屏蔽板458的外部在下电极406的所有竖直位置保持在缝隙中。

在示出的实施方案中，迷宫式密封件448包括在限定迷宫式槽460的室壁板418的开口412的周边附接到室壁板418的内表面上的固定屏蔽件456。可移动屏蔽板458附接RF偏置壳体臂434并从该RF偏置壳体臂434径向延伸，其中臂434穿过该室壁板418中的开口412。可移动屏蔽板458延伸进入迷宫式槽460，同时与固定屏蔽件456间隔开第一间隙，并与室壁板418的内表面间隔开第二间隙，从而使得悬臂组件能竖直移动。迷宫式密封件448阻止从波纹管450剥落的颗粒迁移进入真空室内部405，并阻挡来自工艺气体等离子体的自由基迁移到波纹管450，在波纹管450中自由基可以形成随后剥落的沉积物。

图4A示出了当悬臂组件处于高位置(小的间隙410a)时在RF偏置壳体臂434上方的迷宫式槽460中较高的位置的可移动屏蔽板458。图4C示出了当悬臂组件处于低位置(大的间隙410c)时在RF偏置壳体臂434上方的迷宫式槽460中较低位置的可移动屏蔽板458。图4B示出了当悬臂组件处于中间位置(中等的间隙410b)时在迷宫式槽460内中等或中间位置的可移动屏蔽板458。尽管迷宫式密封件448被示出为相对于RF偏置壳体臂434是对称的，但在其他实施方案中迷宫式密封件448相对于RF偏置壳体臂434可以是不对称的。

图5提供了描述为了实现本文所述的沉积方法而布置的各种反应器组件的简单框图。如图所示，反应器500包括处理室524，处理室524包围反应器的其它部件并且用于容纳由包括与接地加热器块520一起工作的喷头514的电容放电型系统产生的等离子体。高频(HF)射频(RF)产生器504和低频(LF)RF产生器502可以连接到匹配网络506和喷头514。由匹配网络506提供的功率和频率可以足以从提供给处理室524的工艺气体生成等离子体。例如，匹配网络506可提供50W至500W(例如，700至7,100W/m

在反应器内，晶片基座518可以支撑衬底516。晶片基座518可以包括卡盘、叉或升降销(未示出)，以在沉积和/或等离子体处理反应期间和之间保持和传送衬底。卡盘可以是静电卡盘、机械卡盘或各种其他类型的可用于工业和/或研究的卡盘。

可以经由入口512引入多种工艺气体。多个源气体管线510连接到歧管508。气体可以是预混合的或不是预混合的。可以采用适当的阀控和质量流量控制机构来确保在该工艺的沉积和等离子体处理阶段期间输送正确的工艺气体。在以液体形式输送化学前体的情况下，可以采用液体流控制机构。然后，在加热到以液体形式供应的化学前体的蒸发点以上的温度的歧管中运输期间，这样的液体会被蒸发并与工艺气体混合，之后到达沉积室。

工艺气体可经由出口522离开室524。真空泵，例如一级或两级机械干式泵和/或涡轮分子泵540，可用于将工艺气体从处理室524中抽出并通过使用闭环控制的流限制装置(例如节流阀或摆阀)在处理室524内保持适当的低压。

如上所述，本文讨论的沉积技术可以在多站或单站工具上实现。在具体实施方案中，可以使用具有4站沉积方案的300mm Lam Vector

在一些实施方案中，可以提供被配置为执行本文描述的技术的装置。合适的装置可以包括用于执行各种处理操作的硬件以及具有用于根据所公开的实施方案控制处理操作的指令的系统控制器530。控制器530通常将包括一个或多个存储器装置和一个或多个处理器，其与各种工艺控制设备(例如阀、RF产生器、晶片搬运系统等)通信地连接并被配置为执行指令，使得装置将执行根据所公开的实施方案所述的技术。包含用于根据本公开控制工艺操作的指令的机器可读介质可以耦合到系统控制器530。系统控制器530可以与各种硬件装置(例如质量流量控制器、阀、RF产生器、真空泵等等)通信地连接，以便于控制与本文所述的沉积操作相关联的各种工艺参数。

在一些实施方案中，系统控制器530可以控制反应器500的所有活动。系统控制器530可以执行存储在大容量存储装置中的，加载到存储器装置中的并在处理器上执行的系统控制软件。系统控制软件可以包括用于控制气流定时、晶片移动、RF产生器激活等的指令，以及用于控制气体混合物、室和/或站压强、室和/或站温度、晶片温度、目标功率电平、RF功率电平、衬底基座、卡盘和/或基座位置以及由反应器装置500执行的特定工艺的其它参数的指令。可以以任何合适的方式配置系统控制软件。例如，可以编写各种处理工具组件子程序或控制对象，以控制执行各种处理工具工艺所必需的处理工具组件的操作。系统控制软件可以以任何合适的计算机可读编程语言进行编码。

系统控制器530通常可以包括一个或多个存储器装置和一个或多个处理器，其被配置为执行指令，使得该装置将执行根据本公开所述的技术。包含用于根据所公开的实施方案控制处理操作的指令的机器可读介质可以耦合到系统控制器530。

一个或多个处理站可以包括在多站处理工具中。图6示出了具有入口加载锁602和出口加载锁604的多站处理工具600的实施方案的示意图，入口加载锁602和出口加载锁604中的一者或两者可以包括远程等离子体源。机械手606在大气压强下被配置成经由大气端口610将晶片从通过舱608装载的晶片盒移动到入口加载锁602中。通过机械手606将晶片放置在入口加载锁602中的基座612上，关闭大气端口610，并且将加载锁抽气。在入口加载锁602包括远程等离子体源的情况下，可以将晶片暴露于入站加载锁中的远程等离子体处理，然后引入到处理室614。此外，也可以在入口加载锁602中加热晶片，例如，以去除水分和吸附的气体。然后，打开处理室614的室输送端口616，另一个机械手(未示出)将晶片放置在反应器中所示的第一站的基座上的反应器中，以用于处理。虽然所示的实施方案包括加载锁，但是应当理解，在一些实施方案中，可以使晶片直接进入处理站。

所描绘的处理室614包括在图6所示的实施方案中从1到4编号的四个处理站。每个站具有加热的基座(对于站1示出为618)和气体管线入口。应当理解，在一些实施方案中，每个处理站可以具有不同目的或多个目的。例如，处理站1-4中的每个可以是用于执行ALD、CVD、CFD或蚀刻(其中任何一个可以是等离子体辅助的)中的一个或多个的室。在一实施方案中，至少一个处理站是具有如图5所示的反应室的沉积站，并且至少一个其它处理站是具有如图4A-4C所示的反应室的蚀刻站。虽然所描绘的处理室614包括四个站，但是应当理解，根据本公开的处理室可以具有任何合适数量的站。例如，在一些实施方案中，处理室可具有五个或更多个站，而在其它实施方案中，处理室可具有三个或更少个站。

图6还描绘了用于在处理室614内传送晶片的晶片搬运系统690的一种实施方案。在一些实施方案中，晶片搬运系统690可以在各个处理站之间和/或处理站和加载锁之间传送晶片。应当理解，可以采用任何合适的晶片搬运系统。非限制性示例包括晶片传送带和晶片搬运机械手。图6还描绘了用于控制处理工具600的工艺状态和硬件状态的系统控制器650的一种实施方案。系统控制器650可以包括一个或多个存储器装置656、一个或多个大容量存储装置654和一个或多个处理器652。处理器652可以包括CPU或计算机、模拟和/或数字输入/输出连接、步进电机控制器板等。

在一些实现方式中，控制器是系统的一部分，该系统可以是上述示例的一部分。这种系统可以包括半导体处理设备，包括一个或多个处理工具、一个或多个处理室、用于处理的一个或多个平台和/或具体的处理组件(晶片基座、气流系统等)。这些系统可以与用于控制它们在处理半导体晶片或衬底之前、期间和之后的操作的电子器件一体化。电子器件可以称为“控制器”，该控制器可以控制一个或多个系统的各种元件或子部件。根据处理要求和/或系统的类型，控制器可以被编程以控制本文公开的任何工艺，包括控制工艺气体输送、温度设置(例如，加热和/或冷却)、压强设置、真空设置、功率设置、射频(RF)产生器设置、RF匹配电路设置、频率设置、流速设置、流体输送设置、位置及操作设置、晶片转移进出工具和其他转移工具和/或与具体系统连接或通过接口连接的加载锁。

广义而言，控制器可以被定义为接收指令、发布指令、控制操作、启用清洁操作、启用端点测量等等的具有各种集成电路、逻辑、存储器和/或软件的电子器件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片和/或一个或多个微处理器或执行程序指令(例如，软件)的微控制器。程序指令可以是以各种单独设置的形式(或程序文件)通信到控制器的指令，该设置定义用于在半导体晶片或系统上或针对半导体晶片或系统执行特定过程的操作参数。在一些实施方案中，操作参数可以是由工艺工程师定义的用于在制备晶片的一个或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或管芯期间完成一个或多个处理操作的配方(recipe)的一部分。

在一些实现方式中，控制器可以是与系统集成、耦合或者说是通过网络连接系统或它们的组合的计算机的一部分或者与该计算机耦合。例如，控制器可以在“云端”或者是晶片厂(fab)主机系统的全部或一部分，它们可以允许远程访问晶片处理。计算机可以启用对系统的远程访问以监测制造操作的当前进程，检查过去的制造操作的历史，检查多个制造操作的趋势或性能标准，改变当前处理的参数，设置处理操作以跟随当前的处理或者开始新的工艺。在一些示例中，远程计算机(例如，服务器)可以通过网络给系统提供工艺配方，网络可以包括本地网络或互联网。远程计算机可以包括能够输入或编程参数和/或设置的用户界面，该参数和/或设置然后从远程计算机通信到系统。在一些示例中，控制器接收数据形式的指令，该指令指明在一个或多个操作期间将要执行的每个处理操作的参数。应当理解，参数可以针对将要执行的工艺类型以及工具类型，控制器被配置成连接或控制该工具类型。因此，如上所述，控制器可以例如通过包括一个或多个分立的控制器而分布，这些分立的控制器通过网络连接在一起并且朝着共同的目标(例如，本文所述的工艺和控制)工作。用于这些目的的分布式控制器的示例可以是与一个或多个远程集成电路(例如，在平台水平或作为远程计算机的一部分)通信的在室内的一个或多个集成电路，它们结合以控制室内的工艺。

示例的系统可以包括但不限于等离子体蚀刻室或模块、沉积室或模块、旋转清洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(PVD)室或模块、化学气相沉积(CVD)室或模块、原子层沉积(ALD)室或模块、原子层蚀刻(ALE)室或模块、离子注入室或模块、轨道室或模块，以及在半导体晶片的制备和/或制造中可以关联上或使用的任何其他的半导体处理系统。

如上所述，根据工具将要执行的一个或多个工艺操作，控制器可以与一个或多个其他的工具电路或模块、其他工具组件、群集工具、其他工具界面、相邻的工具、邻接工具、位于整个工厂中的工具、主机、另一个控制器、或者在将晶片的容器往来于半导体制造工厂中的工具位置和/或装载口搬运的材料搬运中使用的工具通信。

在某些实施方案中，控制器具有执行相对于图2A所示和所述的操作的指令。例如，控制器可以具有指令，所述指令用以循环地(a)执行蚀刻操作以在衬底上执行蚀刻操作，以及(b)在经蚀刻的特征中沉积保护性侧壁涂层而基本上不蚀刻衬底。所述指令可以涉及使用所公开的反应条件执行这些工艺。在一些实现方案中，所述指令还可以涉及蚀刻室和沉积室之间传送衬底。

回到图6的实施方案，在一些实施方案中，系统控制器650控制处理工具600的所有活动。系统控制器650执行存储在大容量存储装置654中、加载到存储器装置656和在处理器652上执行的系统控制软件658。替代地，控制逻辑可以在控制器650中硬编码。专用集成电路、可编程逻辑器件(例如，现场可编程门阵列或FPGA)等可用于这些目的。在下面的讨论中，无论何处使用“软件”或“代码”，功能上可比较的硬编码逻辑都可以在其中使用。系统控制软件658可以包括用于控制定时、气体混合物、室和/或站压强、室和/或站温度、晶片温度、目标功率电平、RF功率电平、RF暴露时间、衬底基座、卡盘和/或基座位置以及由处理工具600执行的特定工艺的其它参数的指令。系统控制软件658可以以任何合适的方式配置。例如，可以编写各种处理工具组件子程序或控制对象，以控制执行各种处理工具工艺所必需的处理工具组件的操作。系统控制软件658可以以任何合适的计算机可读编程语言进行编码。

在一些实施方案中，系统控制软件658可以包括用于控制上述各种参数的输入/输出控制(IOC)排序指令。例如，CFD工艺的每个阶段可以包括用于由系统控制器650执行的一个或者多个指令。用于为ALD工艺阶段设置工艺条件的指令可以被包括在相应的ALD配方阶段。在一些实施方案中，可以顺序地布置ALD配方阶段，使得ALD工艺阶段的所有指令与该工艺阶段同时执行。

在一些实施方案中可以采用存储在与系统控制器650相关联的大容量存储装置654和/或存储装置656上的其他计算机软件和/或程序。用于此目的的程序或程序段的示例包括衬底定位程序、工艺气体控制程序、压强控制程序、加热器控制程序和等离子体控制程序。

衬底定位程序可以包括用于处理工具组件的指令，该处理工具组件用于将衬底加载到基座618上并控制衬底和处理工具600的其它部件之间的间隔。

工艺气体控制程序可包括用于控制气体组成和流率和任选地用于使气体在沉积之前流到一个或多个处理站中以稳定在该处理站中的压强的代码。在一些实施方案中，控制器包含用于循环性地(a)蚀刻凹陷的特征，以及(b)在部分蚀刻的特征的侧壁上沉积含金属的保护层(具有如本文所述的组合物)的指令，包含关于各种工艺气体的流动的适当指令。

压强控制程序可以包括用于通过调节例如在处理站的排放系统中的节流阀、流入处理站内的气流等等来控制处理站内的压强的代码。在一些实施方案中，压强控制程序可以包含用于在如本文所述的蚀刻/沉积方法的各个阶段期间将反应室维持在适当压强水平的指令。

加热器控制程序可包括用于控制流向用于加热衬底的加热单元的电流的代码。可替代地，加热器控制程序可控制传热气体(如氦)朝向衬底的输送。在某些实施方案中，控制器包括用于在第一温度下蚀刻衬底的指令，以及在第二温度下沉积含保护性金属的侧壁涂层的指令。

等离子体控制程序可以包括用于根据本文的实施方案在一个或多个处理站中设置RF功率电平和曝光时间的代码。在一些实施方案中，控制器包括用于用于在含金属的保护性侧壁涂层的蚀刻和/或沉积期间控制等离子体特性的指令。这些说明可能与适当的功率水平、频率、占空比等有关。

在一些实施方案中，可以存在与系统控制器650相关联的用户界面。用户界面可以包括显示屏、装置和/或工艺条件的图形软件显示器，以及诸如定点设备、键盘、触摸屏、麦克风等用户输入装置。

在一些实施方案中，由系统控制器650调节的参数会涉及工艺条件。非限制性示例包括工艺气体组成和流率、温度、压强、等离子体条件(例如，RF偏置功率电平和暴露时间)等。这些参数可以以配方的形式提供给用户，配方可以利用所述用户界面输入。

用于监控处理的信号可以由系统控制器650的模拟和/或数字输入连接件从各种处理工具传感器提供。用于控制处理的信号可以在处理工具600的模拟和数字输出连接件上输出。可被监控的处理工具传感器的非限制性示例包括质量流量控制器、压强传感器(例如压强计)、热电偶等。经适当编程的反馈和控制算法可以与来自这些传感器的数据一起使用，以保持工艺条件。

系统控制器650可以提供用于执行上述沉积处理的程序指令。所述程序指令可以控制多种处理参数，如DC功率电平、RF偏置功率电平、压强、温度等。所述指令可以控制这些参数以根据本文所描述的多种实施方案操作膜叠层的原位沉积。

系统控制器将通常包括一个或多个存储器装置和一个或多个处理器，其被配置成执行指令使得该装置将执行根据所公开的实施方案的方法。包含用于控制根据所公开的实施方案的处理操作的指令的机器可读的、非暂时性的介质可以耦合到系统控制器。

上文所述的各种硬件和方法实施方案可以结合光刻图案化工具或工艺使用，例如用于制造或制备半导体器件、显示器、LED、光伏面板等。典型地，但不是必然地，此类工具/工艺将与普通的制造设施一起使用或执行。

图7描绘了具有各种与真空传送模块738(VTM)接口的模块的半导体工艺群集架构。在多个存储设备和处理模块之间“传送”衬底的传送模块装置可以被称为“集群工具架构”系统。气密室730(也被称为加载锁或传送模块)在VTM 738示出具有四个处理模块720a-720d，其可以被单独优化以执行各种制造工艺。例如，处理模块720a-720d可以被实现以执行衬底蚀刻、沉积、离子注入、晶片清洁、溅射和/或其它半导体工艺，以及激光测量和其他缺陷检测和缺陷识别方法。处理模块中的一个或多个(720a-720d中的任意一个)可以如本文所公开的被实施，即，将凹陷特征蚀刻到衬底中，将保护膜(或其中的子层)沉积在凹陷特征的侧壁上，以及根据所公开的实施方案的其他合适的功能。气密室730和处理模块720a-720d可以被称为“站”。每个站具有将站与VTM 738连接的小面736(facet 736)。在小面内部，传感器1-18被用于在衬底726在各站之间移动通过时检测衬底726。

在一个示例中，处理模块720a可以被配置用于蚀刻，并且处理模块720b可以被配置用于沉积。在另一示例中，处理模块720a可以被配置为用于蚀刻，处理模块720b可以被配置为沉积保护性侧壁涂层的第一子层，并且处理模块720c可以被配置为沉积保护性侧壁涂层的第二子层。

机械手722将衬底在站之间传输。在一实现方式中，机械手可以具有一个臂，而在另一实现方式中，机械手可以具有两个臂，其中每个臂具有端部执行器724以拾取衬底用于运输。在大气传送模块(ATM)740中，前端机械手732可以用于从在负载端口模块(LPM)742中的晶片盒或前开式晶片盒(FOUP)734传送衬底到气密室730。处理模块720a-720d内的模块中心728可以是用于放置衬底的一个位置。在ATM 740中的对准器744可以用于对齐衬底。

在一示例性的处理方法中，衬底被放置在LPM 742中的多个FOUP 734中的一个中。前端机械手732将衬底从FOUP 734传送到对准器744，其允许衬底726在被蚀刻或上面被沉积或其它处理之前适当地居中。对准后，衬底由前端机械手732移动到气密室730。由于气密室模块具有匹配ATM和VTM之间的环境的能力，因此衬底能够在两个压强环境之间移动而不被破坏。从气密室模块730，衬底通过机械手722移动通过VTM 738并进入处理模块720a-720d中的一个，例如处理模块720a。为了实现这种衬底移动，机械手722在其每一个臂上使用端部执行器724。在处理模块720a中，衬底经历如上文所述的蚀刻，以形成被部分蚀刻的特征。接下来，机械手722将衬底移出处理模块720a，进入VTM738，然后进入不同的处理模块720b。在处理模块720b中，保护膜沉积在被部分蚀刻的特征的侧壁上。然后，机械手722将衬底移出处理模块720b，进入VTM 738，并进入处理模块720a，其中，将所述被部分蚀刻的特征进一步蚀刻。可以重复蚀刻/沉积，直到完全蚀刻该特征。

应当注意的是，控制衬底运动的计算机对于集群架构可以是本地的，或者它可以位于在制造工厂中的群集架构的外部，或在远程位置并通过网络连接到群集架构。

实验

图8呈现了实验数据，其示出了深度与关键直径的关系，其比较了在具有或不具有保护膜的情况下蚀刻特征的情况。在没有沉积保护膜的位置，随着蚀刻所述特征而形成了明显的翘曲。例如，关键直径的范围是从特征底部附近的约60nm，到整个特征中部的约135nm，到特征顶部的约100nm。相比之下，在使用保护膜的情况下，翘曲是不太明显。在这种情况下，关键直径的范围从特征的底部附近的约80nm到整个特征的实质性中间部分的约100nm，到特征的顶部附近的约90nm。在使用保护膜的情况下，关键直径更加均匀。在所述示例中，保护膜由氧化锡制成。

在另一实验中，使用本文所述的技术在电介质堆叠件中蚀刻了7.3μm的特征。特征底部的关键尺寸为72nm，翘曲区域的关键尺寸为107nm。

附加的实施方案

上述各种硬件和方法实施方案可以与光刻图案化工具或工艺结合使用，例如，用于半导体器件、显示器、LED、光伏面板等的制备或制造。通常，尽管不是必须的，这样的工具/工艺将在共同的制造设施中一起使用或进行。

膜的光刻图案化通常包括以下步骤中的一些或所有，每个步骤启用多个可行的工具：(1)使用旋涂或喷涂工具在工件，即，上面形成有氮化硅膜的衬底上涂覆光致抗蚀剂；(2)使用热板或加热炉或其他合适的固化工具固化光致抗蚀剂；(3)使用例如晶片步进曝光机之类的工具使光致抗蚀剂暴露于可见光或紫外线或X射线；(4)使抗蚀剂显影以便选择性地去除抗蚀剂并且从而使用例如湿式清洗台或喷涂显影器之类的工具将其图案化；(5)通过使用干式或等离子体辅助蚀刻工具将抗蚀剂图案转移到下方的膜或工件上；并且(6)使用诸如射频或微波等离子体抗蚀剂剥离器之类的工具去除抗蚀剂。在一些实施方案中，可灰化硬掩模层(例如无定形碳层)和另一种合适的硬掩模(例如抗反射层)可以在施加光致抗蚀剂之前沉积。

在本申请中，术语“半导体晶片”、“晶片”、“衬底”、“晶片衬底”和“部分制造的集成电路”可互换使用。本领域的普通技术人员应理解，术语“部分制造的集成电路”可以指在其上面进行集成电路制造的许多阶段中的任何阶段期间的硅晶片。在半导体器件工业中使用的晶片或衬底典型地具有200毫米或300毫米或450毫米的直径。上文的详细描述假设本发明是在晶片上实现的。然而，本发明并不受限于此。工件可以具有各种形状、尺寸和材料。除半导体晶片外，可利用本发明的优点的其它工件还包括诸如印刷电路板、磁记录介质、磁记录传感器、镜子、光学元件、微型机械装置等各种制品。

除非对特定参数另有定义，否则本文所用的术语“约”和“大致”意在表示与相关值相差在±10％以内。

应当理解的是，本文所述的配置和/或方法本质上是示例性的，并且这些具体实施方案或示例不应被认为是限制性的，因为许多变化是可能的。本文中所描述的具体例程或方法可表示任何数量的处理策略中的一种或多种。因此，如图所示的各种操作可以按图示的顺序、以其它顺序、并行、或在某些情况下省略执行。类似地，上述工艺的顺序可以改变。某些参考文献已通过引用并入本文。应当理解，在这些参考文献中做出的任何免责声明或否认不一定适用于本文所述的实施方案。类似地，在本文的实施方案中可以省略在这些参考文献中根据需要而描述的任何特征。

本公开内容的主题包括各种处理、系统和配置以及其它特征、功能、操作和/或本文公开的性质以及任何和所有的等同物的所有新颖的和非显而易见的组合和子组合。