晶圆测试电路单元及方法、晶圆测试电路、晶圆

摘要

本公开是关于一种晶圆测试电路单元及方法、晶圆测试电路、晶圆，晶圆测试电路单元用于晶圆测试，所述晶圆包括晶粒区和划片道，所述晶粒区包括至少一个晶粒，所述晶圆测试电路单元包括测试焊盘、控制焊盘和寄生电阻模拟电路；测试焊盘设于所述划片道，用于输入测试信号；控制焊盘设于所述划片道，用于输入控制信号；寄生电阻模拟电路分别连接所述测试焊盘、所述控制焊盘和所述晶粒，用于模拟晶粒外部寄生电阻，并响应所述控制信号将所述测试信号传输至所述晶粒。

说明书

技术领域

本公开涉及半导体技术领域，具体而言，涉及一种晶圆测试电路单元及方法、晶圆测试电路、晶圆。

背景技术

随着技术的发展和进步，芯片在各类电子产品中的应用越来越广泛，芯片通常设置于印刷电路板上，芯片内部封装的晶粒通过封装引线与外部管脚电连接，外部管脚再通过印刷电路板走线和印刷电路板上的电信号接触点连接。

封装引线和印刷电路板(PCB)走线均具有一定的阻值的电阻，也即是封装于芯片内的晶粒存在外部寄生电阻。该外部寄生电阻会对改变输入晶粒的信号，影响信号的准确性，比如，改变输入信号的电流和频率等，进而影响芯片的正常工作。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种晶圆测试电路单元及方法、晶圆测试电路、晶圆，进而一定程度上解决相关技术中由于晶粒外部寄生电阻导致芯片工作异常的问题。

根据本公开的第一方面，提供一种晶圆测试电路单元，用于晶圆测试，所述晶圆包括晶粒区和划片道，所述晶粒区包括至少一个晶粒，所述晶圆测试电路单元包括：

测试焊盘，设于所述划片道，用于输入测试信号；

控制焊盘，设于所述划片道，用于输入控制信号；

寄生电阻模拟电路，设于所述划片道，分别连接所述测试焊盘、所述控制焊盘和所述晶粒，用于模拟晶粒外部寄生电阻，并响应所述控制信号将所述测试信号传输至所述晶粒。

根据本公开的一实施方式，所述寄生电阻模拟电路包括：

第一开关元件，第一端连接所述测试焊盘，第二端连接所述晶粒，控制端连接所述控制焊盘。

根据本公开的一实施方式，所述控制焊盘包括：

第一控制焊盘，用于输入第一控制信号；

第二控制焊盘，用于输入第二控制信号；

所述寄生电阻模拟电路还包括：

第二开关元件，第一端连接于测试焊盘，第二端连接所述晶粒；

第三开关元件，第一端连接于测试焊盘，第二端连接所述晶粒；

测试模式选择电路，具有两路输入端和多路输出端，第一路输入端连接所述第一控制焊盘，第二路输入端连接所述第二控制焊盘，第一路输出端连接于所述第一开关元件的控制端，第二路输出端连接于所述第二开关元件的控制端，第三路输出端连接于所述第三开关元件的控制端。

根据本公开的一实施方式，所述测试模式选择电路包括：

第一反相器，输入端连接于所述第一控制焊盘；

第二反相器，输入端连接于所述第二控制焊盘；

第一与门，第一输入端连接于所述第一反相器的输出端，第二输入端连接于所述第二控制焊盘，输出端连接于所述第一开关元件的控制端；

第二与门，第一输入端连接于所述第二反相器的输出端，第二端输入端连接于所述第一控制焊盘，输出端连接于所述第二开关元件的控制端；

第三与门，第一输入端连接于所述第一控制焊盘，第二端连接于所述第二控制焊盘，输出端连接于所述第三开关元件的控制端。

根据本公开的一实施方式，所述寄生电阻模拟电路还包括：

第四开关元件，第一端连接于测试焊盘，第二端连接所述晶粒，控制端连接所述测试模式选择电路的第四路输出端。

根据本公开的一实施方式，所述测试模式选择电路还包括：

第四与门，第一输入端连接所述第一反相器的输出端，第二输入端连接所述第二反相器的输出端，输出端连接所述第四开关元件的控制端。

根据本公开的一实施方式，第一开关元件的导通阻抗、第二开关元件导通阻抗、第三开关元件导通阻抗和第四开关元件的阻抗均不同。

根据本公开的一实施方式，所述寄生电阻模拟电路还包括：

第一电阻，连接于所述第一开关元件的第二端和所述晶粒之间；

第二电阻，连接于所述第二开关元件的第二端和所述晶粒之间；

第三电阻，连接于所述第三开关元件的第二端和所述晶粒之间；

第四电阻，连接于所述第四开关元件的第二端和所述晶粒之间；

其中，第一电阻、第二电阻、第三电阻和第四电阻的均不相同。

根据本公开的一实施方式，所述寄生电阻模拟电路还包括：

第一电阻，连接于所述测试焊盘和所述晶粒之间。

根据本公开的第二方面，提供一种晶圆测试电路单元的测试方法，用于上述的晶圆测试电路单元，所述测试方法包括：

利用测试焊盘输入测试信号；

利用控制焊盘输入控制信号；

根据所述控制信号，将所述测试信号通过寄生电阻模拟电路传输至晶粒。

根据本公开的第三方面，提供一种晶圆测试电路，所述晶圆测试电路包括上述的晶圆测试电路单元。

根据本公开的一实施方式，晶粒上设有至少一个晶粒焊盘，测试焊盘和所述晶粒焊盘一一对应，对应的所述测试焊盘和所述晶粒焊盘之间设置有所述晶圆测试电路单元。

根据本公开的一实施方式，多个所述晶圆测试电路单元中的寄生电阻模拟电路共用控制焊盘。

根据本公开的第四方面，提供一种晶圆，所述晶圆包括上述的晶圆测试电路。

本公开提供的晶圆测试电路单元，通过测试焊盘输入测试信号，控制焊盘输入控制信号，寄生电阻模拟电路响应控制信号将测试信号传输至晶粒，一方面可以对晶粒进行检测；另一方面，通过寄生电阻模拟电路模拟外部寄生电阻对芯片中晶粒输入信号的影响，检测寄生电阻模拟电路对输入信号的影响，检测结果可以为调整外部输入信号提供指导，使外部输入信号适应外部寄生电阻，进而解决由于外部寄生电阻对输入芯片晶粒的信号的影响而导致的芯片工作异常的问题。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

通过参照附图来详细描述其示例实施例，本公开的上述和其它特征及优点将变得更加明显。

图1为本公开示例性实施方式提供的一种晶圆的示意图；

图2为本公开示例性实施方式提供的第一种晶圆测试电路单元的示意图；

图3为本公开示例性实施方式提供的第二种晶圆测试电路单元的示意图；

图4为本公开示例性实施方式提供的第三种晶圆测试电路单元的示意图；

图5为本公开示例性实施方式提供的第一种测试模式选择电路的示意图；

图6为本公开示例性实施方式提供的第四种晶圆测试电路单元的示意图；

图7为本公开示例性实施方式提供的第五种晶圆测试电路单元的示意图；

图8为本公开示例性实施方式提供的第二种测试模式选择电路的示意图；

图9为本公开示例性实施方式提供的一种晶圆测试电路单元的测试方法流程图；

图10为本公开示例性实施方式提供的一种晶圆测试电路的示意图。

图中：

10、晶圆；11、晶粒区；12、划片道；100、测试焊盘；200、控制焊盘；210、第一控制焊盘；220、第二控制焊盘；300、寄生电阻模拟电路；310、第一开关元件；320、第二开关元件；330、第三开关元件；340、第四开关元件；350、测试模式选择电路；351、第一反相器；352、第二反相器；353、第一与门；354、第二与门；355、第三与门；356、第四与门；360、第五电阻；400、晶粒；410、晶粒焊盘。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。

附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

相关技术中，晶圆级测试(Wafer Probe)是芯片从制造到封装的必经过程，这个步骤是利用自动测试设备(Automatic Test Equipment,ATE)在晶圆(Wafer)上对晶粒(Die)进行针测，以初步筛选出电参数(Electric Parameters)符合设计要求的晶粒。

晶粒从晶圆上切割下来后还要进行封装，例如QFN类型的封装，这个步骤会将晶粒上的焊盘通过金属线与封装外壳上的引脚相连接，封装之后的封装体称为芯片。芯片一般应用PCB上，PCB上同样有金属线将芯片与芯片、芯片与电池、芯片与传感器等等连接起来，形成具有完整功能的电子设备。

封装过程中封装引线和PCB走线实际上都是具有一定阻值的电阻，对晶粒而言称为外部寄生电阻，这些电阻在大电流、高频等条件下会对芯片的性能造成影响。例如大电流会造成电压降，进而有可能造成电池端的电压满足要求，但是芯片内晶粒的焊盘端电压却不能满足要求；再例如外部寄生电阻和外部寄生电容会形成滤波器，高频信号传输时会被衰减。而以上列举的影响在晶圆级测试时有时候并没有被考虑到，如果在晶圆级测试时就能考虑外部寄生电阻的影响，那么不仅可以筛选出鲁棒性(Robustness)更强的晶粒以减少封装成本，还可以指导芯片的PCB级应用以减小应用风险。

本公开示例性实施方式首先提供一种晶圆测试电路单元，用于晶圆测试，如图1所示，所述晶圆10包括晶粒区11和划片道12，所述晶粒区11包括至少一个晶粒400，如图2所示，所述晶圆测试电路单元包括测试焊盘100、控制焊盘200和寄生电阻模拟电路300；测试焊盘100设于所述划片道12，用于输入测试信号；控制焊盘200设于所述划片道12，用于输入控制信号；寄生电阻模拟电路300分别连接所述测试焊盘100、所述控制焊盘200和所述晶粒400，用于模拟晶粒400外部寄生电阻，并响应所述控制信号将所述测试信号传输至所述晶粒400。

本公开实施例提供的晶圆测试电路单元，通过测试焊盘100输入测试信号，控制焊盘200输入控制信号，寄生电阻模拟电路300响应控制信号将测试信号传输至晶粒400，一方面能够对晶粒进行检测，筛选出鲁棒性更强的晶粒；另一方面，通过寄生电阻模拟电路300模拟外部寄生电阻对芯片中晶粒400输入信号的影响，检测寄生电阻模拟电路300对输入信号的影响，检测结果可以为调整外部输入信号提供指导，使外部输入信号适应外部寄生电阻，进而解决由于外部寄生电阻对输入芯片晶粒400的信号的影响而导致的芯片工作异常的问题。

下面将对本公开实施例提供的晶圆测试电路单元中的各元器件进行详细说明：

如图3所示，所述寄生电阻模拟电路300包括第一开关元件310，第一开关元件310的第一端连接所述测试焊盘100，第一开关元件310的第二端连接所述晶粒400，控制端连接所述控制焊盘200。其中，晶粒400上设置有晶粒焊盘410，第一开关元件310的第二端连接于晶粒焊盘410。第一开关元件310响应控制信号而导通以将测试信号传输至晶粒400。第一开关元件310在导通时具有阻抗，因此可以通过第一开关元件310模拟芯片的外部寄生电阻。测试信号在通过第一开关元件310时由于导通阻抗的影响，会发生变化，此时通过检测晶粒400在接收到变化的测试信号的响应结果，判断外部寄生电阻对响应结果的影响，进而调整输入信号，使得晶粒400响应输入信号获得预期的响应结果。

比如，测试信号经过第一开关元件310会发生压降、电流变化或者频率改变等，当晶粒焊盘410为电源信号接收焊盘时，由于第一开关元件310的导通阻抗，会导致传输至晶粒焊盘410的电源信号的电压不足，此时可以检测晶粒400接收到的电源电压，确定电源电压和期望电源电压的误差，进而调整外部输入的电源信号的电压，以保证传输至晶粒400的电源电压符合期望值。

如图4所示，所述控制焊盘200可以包括第一控制焊盘210和第二控制焊盘220，第一控制焊盘210用于输入第一控制信号；第二控制焊盘220用于输入第二控制信号，第一控制焊盘210和第二控制焊盘220均设于划片道12。

在此基础上，所述寄生电阻模拟电路300还包括第二开关元件320、第三开关元件330和测试模式电路。第二开关元件320的第一端连接于测试焊盘100，第二开关元件320的第二端连接所述晶粒400；第三开关元件330的第一端连接于测试焊盘100，第三开关元件330的第二端连接所述晶粒400；测试模式选择电路350具有两路输入端和多路输出端，第一路输入端连接所述第一控制焊盘210，第二路输入端连接所述第二控制焊盘220，测试模式选择电路350的第一路输出端连接于所述第一开关元件310的控制端，测试模式选择电路350的第二路输出端连接于所述第二开关元件320的控制端，测试模式选择电路350的第三路输出端连接于所述第三开关元件330的控制端。

如图5所示，所述测试模式选择电路350包括第一反相器351、第二反相器352、第一与门353、第二与门354和第三与门355。第一反相器351输入端连接于所述第一控制焊盘210；第二反相器352输入端连接于所述第二控制焊盘220；第一与门353的第一输入端连接于所述第一反相器351的输出端，第一与门353的第二输入端连接于所述第二控制焊盘220，第一与门353的输出端连接于所述第一开关元件310的控制端；第二与门354的第一输入端连接于所述第二反相器352的输出端，第二与门354的第二端输入端连接于所述第一控制焊盘210，第二与门354的输出端连接于所述第二开关元件320的控制端；第三与门355的第一输入端连接于所述第一控制焊盘210，第三与门355的第二端连接于所述第二控制焊盘220，第三与门355的输出端连接于所述第三开关元件330的控制端。其中，第一与门353的输出端为测试模式选择电路350的第一路输出段，第二与门354的输出端为测试模式选择电路350的第二路输出端，第三与门355的输出端为测试模式选择电路350的第三路输出端。

可以记第一控制焊盘210输入的第一控制信号为A，第二控制焊盘220输入的第二控制信号为B，则测试模式选择电路350输出端输出的信号为，第一路输出信号

试模式选择电路350输入的控制信号和输出控制信号如表1所示。

表1

根据上表可得，测试模式选择电路350输出控制信号，控制第一开关元件310、第二开关元件320和第三开关元件330在不同的控制信号下导通，以模拟不同的外部寄生电阻，提供不同的测试环境。

进一步的，如图7所示，所述寄生电阻模拟电路300还可以包括第四开关元件340，第四开关元件340的第一端连接于测试焊盘100，第四开关元件340的第二端连接所述晶粒400，第四开关元件340的控制端连接所述测试模式选择电路350的第四路输出端。

在此基础上，如图8所示，所述测试模式选择电路350还包括第四与门356，第四与门356的第一输入端连接所述第一反相器351的输出端，第四与门356的第二输入端连接所述第二反相器352的输出端，第四与门356的输出端连接所述第四开关元件340的控制端。在第一控制焊盘210输入的第一控制信号为A，第二控制焊盘220输入的第二控制信号为B时，第四与门356输出端及测试模式选择电路350的第四路输出端输出的信号为

表2

根据上表可得，测试模式选择电路350输出控制信号，控制第一开关元件310、第二开关元件320、第三开关元件330和第四开关元件340在不同的控制信号下导通，以模拟不同的外部寄生电阻，提供不同的测试环境。

为了模拟多种外部寄生电阻，第一开关元件310的导通阻抗、第二开关元件320导通阻抗、第三开关元件330导通阻抗和第四开关元件340的阻抗均不同。由于多个开关元件的导通阻抗不同，在多个开关元件分别导通时，对输入信号的影响不同，使晶圆测试电路的适应性更好，适用于多种测试场景。

当然在实际应用中，多个开关元件的导通阻抗也可以相同，以便于开关元件的制作，此时所述寄生电阻模拟电路300还可以包括：第一电阻、第二电阻、第三电阻和第四电阻。第一电阻连接于所述第一开关元件310的第二端和所述晶粒400之间；第二电阻连接于所述第二开关元件320的第二端和所述晶粒400之间；第三电阻连接于所述第三开关元件330的第二端和所述晶粒400之间；第四电阻连接于所述第四开关元件340的第二端和所述晶粒400之间；其中，第一电阻、第二电阻、第三电阻和第四电阻的均不相同。可选的，在部分开关元件可以连接电阻，剩余部分的开关元件不连接电阻，比如，第一开关元件310的第二端连接于晶粒焊盘410，第二开关元件320第二端连接第二电阻，第三开关元件330第二端连接第三电阻，第四开关元件340的第二端连接第四电阻。

如图6所示，所述寄生电阻模拟电路300还可以包括第五电阻360，第五电阻360连接于所述测试焊盘100和所述晶粒400之间。也即是第五电阻360和各开关元件并联，第五电阻360可以在多个开关元件均关断的条件下工作，增加了晶圆测试电路的适应性。

在本示例实施方式中，所述第一至第四开关单元可以分别对应为第一至第四晶体管，每个晶体管均具有一控制端、第一端和第二端。各晶体管可以是N型晶体管、P型晶体管或者传输门。具体的，各个晶体管的控制端可以为栅极、第一端可以为源极、第二端可以为漏极；或者，各个晶体管的控制端可以为栅极、第一端可以为漏极、第二端可以为源极。此外，各个晶体管还可以为增强型晶体管或者耗尽型晶体管，本示例实施方式对此不作具体限定。本公开实施例提供的第一至第四晶体管的导通阻抗可以是毫欧级别，第一至第五电阻的阻值可以是毫欧级别，各电阻可以是金属电阻或者多晶硅电阻。

第一晶体管，第一端连接于测试焊盘100，第二端连接于晶粒400上的晶粒焊盘410，控制端连接测试模式选择电路350的第一路输出端。

第二晶体管，第一端连接于测试焊盘100，第二端连接于晶粒400上的晶粒焊盘410，控制端连接测试模式选择电路350的第二路输出端。

第三晶体管，第一端连接于测试焊盘100，第二端连接于晶粒400上的晶粒焊盘410，控制端连接测试模式选择电路350的第三路输出端。

第四晶体管，第一端连接于测试焊盘100，第二端连接于晶粒400上的晶粒焊盘410，控制端连接测试模式选择电路350的第四路输出端。

本公开实施例提供的晶圆测试电路单元，通过测试焊盘100输入测试信号，通过控制焊盘200输入控制信号，寄生电阻模拟电路300响应控制信号将测试信号传输至晶粒400，通过寄生电阻模拟电路300模拟外部寄生电阻对芯片中晶粒400输入信号的影响，检测寄生电阻模拟电路300对输入信号的影响，检测结果可以为调整外部输入信号提供指导，使外部输入信号适应外部寄生电阻，进而解决由于外部寄生电阻对输入芯片晶粒400的信号的影响而导致的芯片工作异常的问题。

本公开示例性实施方式还提供一种晶圆测试电路单元的测试方法，用于上述的晶圆测试电路单元，如图9所示，所述测试方法包括如下步骤：

步骤S910，利用测试焊盘100输入测试信号；

步骤S920，利用控制焊盘200输入控制信号；

步骤S930，根据所述控制信号，将所述测试信号通过寄生电阻模拟电路300传输至晶粒400。

本公开实施例提供的晶圆测试电路单元的测试方法，通过测试焊盘100输入测试信号，通过控制焊盘200输入控制信号，寄生电阻模拟电路300响应控制信号将测试信号传输至晶粒400，通过寄生电阻模拟电路300模拟外部寄生电阻对芯片中晶粒400输入信号的影响，检测寄生电阻模拟电路300对输入信号的影响，检测结果可以为调整外部输入信号提供指导，使外部输入信号适应外部寄生电阻，进而解决由于外部寄生电阻对输入芯片晶粒400的信号的影响而导致的芯片工作异常的问题。

在步骤S910中，可以利用测试焊盘100输入测试信号。其中，测试焊盘100设于划片道12，测试信号可以是电压信号或者电流信号等。

在步骤S920中，可以利用控制焊盘200输入控制信号。其中，当控制焊盘200包括第一控制焊盘210和第二控制焊盘220时，控制信号包括第一控制信号和第二控制信号。

在步骤S930中，可以根据所述控制信号，将所述测试信号通过寄生电阻模拟电路300传输至晶粒400。

需要说明的是，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

在控制信号的控制下，测试信号经由寄生电阻模拟电路300传输至晶粒400，寄生电阻模拟电路300模拟芯片外部寄生电阻，测试信号发生改变，晶粒400响应改变的测试信号，对晶粒400进行检测，将检测结构和期望结果进行比较，进而反馈指导调整测试信号，以获得期望的测试结果。也即是获取了期望测试结果对应的测试信号，以在实际应用中输入正确的输入信号，解决由于外部寄生电路导致的芯片工作异常的问题。

述中各测试方法的具体细节已经在对应的晶圆测试电路单元中进行了详细的描述，因此此处不再赘述。

本公开示例性实施方式还包括一种晶圆测试电路，所述晶圆测试电路包括上述的晶圆测试电路单元。如图10所示，晶圆晶粒区11中包括多个晶粒400，每个晶粒400上设有至少一个晶粒焊盘410，测试焊盘100和所述晶粒焊盘410一一对应，所述晶圆测试电路单元设于所述测试焊盘100和所述晶粒焊盘410之间。测试焊盘100在切割到可以是呈阵列式分布。

多个晶粒焊盘410可以设于晶粒400的边缘区域，和晶粒焊盘410连接的寄生电阻模拟电路300设于靠近划片道12靠近该晶粒焊盘410一侧的区域，测试焊盘100设于寄生电阻模拟电路300远离晶粒400的一侧。

多个所述晶圆测试电路单元中的寄生电阻模拟电路300共用控制焊盘200。控制焊盘200可以同时向多个寄生电阻模拟电路300提供控制信号，或者分别向多个寄生电阻模拟电路300提供控制信号。

在本公开一可行的实施方式中，多个寄生电阻模拟电路300共同连接控制焊盘200。当寄生电阻模拟电路300包括测试模式选择电路350时，控制焊盘200包括第一控制焊盘210和第二控制焊盘220，多个测试模式选择电路350的第一输入端连接于同一第一控制焊盘210，多个测试模式选择电路350的第二输入端连接同一第二控制焊盘220。

本公开实施例提供的晶圆测试电路，通过测试焊盘100输入测试信号，通过控制焊盘200输入控制信号，寄生电阻模拟电路300响应控制信号将测试信号传输至晶粒400，通过寄生电阻模拟电路300模拟外部寄生电阻对芯片中晶粒400输入信号的影响，检测寄生电阻模拟电路300对输入信号的影响，检测结果可以为调整外部输入信号提供指导，使外部输入信号适应外部寄生电阻，进而解决由于外部寄生电阻对输入芯片晶粒400的信号的影响而导致的芯片工作异常的问题。

本公开示例性实施方式还包括一种晶圆，所述晶圆包括上述的晶圆测试电路。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。