一种模数转换器的非线性校正方法、装置及电子设备

摘要

本申请公开了一种模数转换器的非线性校正方法、装置及电子设备。其中的方法包括：获取多个样本数据，每个样本数据包括模数转换器的采集数据、以及根据采集数据构造的误差标签信号；构造适于信号处理的卷积神经网络；使用多个样本数据对卷积神经网络进行训练得到训练好的卷积神经网络；将待校正信号数据输入至训练好的卷积神经网络，得到训练好的卷积神经网络输出的误差校正信号，将待校正信号减去误差校正信号，得到非线性校正后的信号数据。本申请实施例是基于卷积神经网络对模数转换器采集的待校正信号数据进行非线性校正，可以适于各种不同规格的模数转换器的非线性校正，具有通用性。

说明书

技术领域

本申请涉及信号处理技术领域，特别涉及一种模数转换器(Analog to DigitalConverter,ADC)的非线性校正方法、装置及电子设备。

背景技术

模数转换器(ADC)是模拟信号与数字信号之间的纽带，在无线通信、视频和音频等应用领域不可或缺。但是，ADC中普遍存在采样时钟抖动、量化步长不均匀、编码宽度不均匀等现象，这些现象最终会以非线性差分和非线性积分的参数形式表现出来。ADC的非线性失真极大地制约着接收机性能的进一步提升。为了提升ADC的性能，可以用纯数字化后进行补偿的方式对非线性失真进行线性化处理。其基本思想是在数字域寻找与ADC的传输函数互为逆关系的参数化模型。现有的数字域补偿方法一般都是基于人工经验的非线性模型，如Volterra级数模型、Wiener模型、Hammerstein模型以及记忆多项式模型等。然而，ADC的非线性问题是一个比较复杂的综合性失真问题，其实际模型往往与人工模型存在一定差异，从而会导致现有的数字域补偿方法性能下降。因此，需要寻找一种不依赖人工建模的非线性校正方法。

发明内容

本申请实施例提供了一种模数转换器(ADC)的非线性校正方法、装置及电子设备，不依赖于人工建模，可以适于各种不同规格的ADC的非线性校正，具有通用性。

依据本申请的第一方面，提供了一种模数转换器的非线性校正方法，包括：

获取多个样本数据，每个样本数据包括所述模数转换器的采集数据、以及根据所述采集数据构造的误差标签信号；

构造适于信号处理的卷积神经网络；

使用所述多个样本数据对所述卷积神经网络进行训练得到训练好的卷积神经网络；

将待校正信号数据输入至所述训练好的卷积神经网络，得到所述训练好的卷积神经网络输出的误差校正信号，将所述待校正信号减去所述误差校正信号，得到非线性校正后的信号数据。

依据本申请的第二方面，提供了一种模数转换器的非线性校正装置，包括：

样本获取单元，用于获取多个样本数据，每个样本数据包括所述模数转换器的采集数据、以及根据所述采集数据构造的误差标签信号；

网络构造单元，用于构造适于信号处理的卷积神经网络；

训练单元，用于使用所述多个样本数据对所述卷积神经网络进行训练得到训练好的卷积神经网络；

校正单元，用于将待校正信号数据输入至所述训练好的卷积神经网络，得到所述训练好的卷积神经网络输出的误差校正信号，将所述待校正信号减去所述误差校正信号，得到非线性校正后的信号数据。

依据本申请的第三方面，提供了一种电子设备，包括：处理器，存储计算机可执行指令的存储器，

所述可执行指令在被所述处理器执行时，实现前述的模数转换器的非线性校正方法。

依据本申请的第四方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储一个或多个程序，所述一个或多个程序当被处理器执行时，实现前述的模数转换器的非线性校正方法。

本申请的有益效果是：

本申请实施例的模数转换器的非线性校正方法和装置，基于卷积神经网络对模数转换器采集的待校正信号数据进行非线性校正，通过获取样本数据，构造卷积神经网络，使用样本数据对卷积神经网络进行训练得到训练好的卷积神经网络，将待校正信号数据输入至训练好的卷积神经网络，得到训练好的卷积神经网络输出的误差校正信号，然后将待校正信号减去该误差校正信号，得到非线性校正后的信号数据，由于是利用模数转换器在不同频点上采集的不同幅度的采集数据对卷积神经网络进行训练，从而可以适于各种不同规格的模数转换器的非线性校正，具有通用性。

上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为本申请一个实施例的模数转换器的非线性校正方法的流程示意图；

图2为本申请一个实施例的构造的卷积神经网络的工作流程示意图；

图3为本申请一个实施例的模数转换器的非线性校正装置的框图；

图4为本申请一个实施例的电子设备的结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图1为本申请一个实施例的模数转换器的非线性校正方法的流程示意图，参见图1，本实施例的模数转换器的非线性校正方法，包括下列步骤：

步骤S101，获取多个样本数据，每个样本数据包括模数转换器的采集数据、以及根据采集数据构造的误差标签信号。

本步骤S101为获取多个样本数据，可以利用模数转换器采集不同频点、不同幅度的信号数据，采集信号的样式包含单音、双音以及其他窄带信号；对采集的信号数据进行M次采样，每次采样点数为N，得到M个样本信号；将每个样本信号构造成一个长度为N的列向量，并对每个样本信号构造误差标签信号，得到M个样本数据(x

需要说明的是，模数转换器在采集信号数据的频点和幅度选择上，不必要采集所有频点和幅度，只需要在带宽内选取部分离散频点和离散幅度，一般采取均匀分布的采集方式，即，在间隔为N

步骤S102，构造适于信号处理的卷积神经网络。

本步骤S102是构造包括输入层、中间层和输出层的卷积神经网络。其中，卷积神经网络的输入层的大小为N行1列，N为每次采样点数；卷积神经网络的中间层至少包含一个卷积层和一个非线性激活层(表明神经网络具有非线性表示能力)，除此之外，中间层还可以包括批归一化层、全连接层等；卷积神经网络的输出层为回归层，且卷积神经网络输出的长度与待校正信号数据的长度保持一致。即，构造的卷积神经网络输入层尺寸为N行1列，中间至少包含一个卷积层、一个非线性激活层ReLU。

需要说明的是，上述步骤S101与步骤S102为并列关系，在执行顺序上没有先后要求。

步骤S103，使用多个样本数据对卷积神经网络进行训练得到训练好的卷积神经网络。

本步骤S103是从M个样本数据(x

具体地，利用训练数据构成的测试集对卷积神经网络进行训练，利用测试数据构成的测试集对训练后的卷积神经网络进行测试，判断训练后的卷积神经网络在测试集上的输出是否符合要求，若符合，则得到训练好的卷积神经网络。最终的训练目标是，通过测试集的测试，卷积神经网络的输出基本等于误差标签信号且两者的差距不再减小，则可停止训练并认为得到了训练好的卷积神经网络。

若用训练数据训练一定时间(一定的迭代次数)后，用测试数据进行验证，观察在测试数据上的性能是否与训练集上的效果一样，若一样，说明构造的卷积神经网络的泛化性能比较好，若不一样，则需要调整训练过程，比如修改构造的卷积神经网络等。

参见图2，图2为本申请一个实施例的构造的卷积神经网络的工作流程示意图。图2中，卷积神经网络输入尺寸为65536行1列，即，前述N等于65536。图2中的conv代表卷积层，conv之前的数字(如图2所示3×1)表示卷积核的尺寸，之后的数字(如图2所示16)表示卷积核的个数。图2中ReLU激活层表示整流线性激活。图2中BN归一化层表示batchNormalization层，“batchNormalization”表示批归一化操作；图2中Regressionlayer表示卷积神经网络的回归层，最后输出为误差校正信号。

步骤S104，将待校正信号数据输入至训练好的卷积神经网络，得到训练好的卷积神经网络输出的误差校正信号，将待校正信号减去误差校正信号，得到非线性校正后的信号数据。

本步骤S104具体是获取待校正信号数据，得到采样序列z(n)，n＝0,1,2,...,N-1，也即待校正信号；将该序列作为一个N行1列的向量，输入训练好的卷积神经网络，经过卷积神经网络运算后的输出结果即为误差校正信号e(n)，n＝0,1,2,...,N-1；然后将待校正信号z(n)减去误差校正信号e(n)，即可得到非线性校正后的信号数据。

由图1所示可知，本实施例的模数转换器的非线性校正方法，基于卷积神经网络对模数转换器采集的待校正信号数据进行非线性校正，通过获取样本数据，构造卷积神经网络，使用样本数据对卷积神经网络进行训练得到训练好的卷积神经网络，将待校正信号数据输入至训练好的卷积神经网络，得到训练好的卷积神经网络输出的误差校正信号，然后将待校正信号减去该误差校正信号，得到非线性校正后的信号数据，由于是利用模数转换器在不同频点上采集的不同幅度的采集数据对卷积神经网络进行训练，从而可以适于各种不同规格的模数转换器的非线性校正，具有通用性。

在本申请的一个实施例中，对每个样本信号构造误差标签信号的具体步骤如下：

Step1：对第i个样本信号x

对X

Step2：在信号功率谱S

非线性杂散检测方法，具体如下：

首先，对于某一个频点序号k

其中，M为检测长度，λ为保护间隔。

然后，将该检测量γ与预设门限值η

遍历所有的频点序号k

Step3：根据检测得到的杂散位置，对频域信号X

具体进行如下列公式所示的操作：

其中，G为抑制因子。

Step4：对抑制杂散后频域信号X′

Step5：将原信号数据x

需要说明的是，上述Step5中的“误差标签信号”是卷积神经网络训练时的标签，是通过上述步骤(Step1～Step5)构造出来的，目的是用来训练。而“误差校正信号”是对应图1步骤S104的校正步骤，通过将待校正信号数据输入至训练好的卷积神经网络，由训练好的卷积神经网络计算出来的。

与前述的模数转换器的非线性校正方法同属于一个技术构思，本申请实施例还提供了一种模数转换器的非线性校正装置。图3是本申请一个实施例的模数转换器的非线性校正装置的框图，参见图3，本实施例的模数转换器的非线性校正装置包括：

样本获取单元301，用于获取多个样本数据，每个样本数据包括模数转换器的采集数据、以及根据采集数据构造的误差标签信号；

网络构造单元302，用于构造适于信号处理的卷积神经网络；

训练单元303，用于使用多个样本数据对卷积神经网络进行训练得到训练好的卷积神经网络；

校正单元304，用于将待校正信号数据输入至训练好的卷积神经网络，得到训练好的卷积神经网络输出的误差校正信号，将待校正信号减去误差校正信号，得到非线性校正后的信号数据。

在本申请的一个实施例中，上述的样本获取单元301具体用于：

利用模数转换器采集不同频点、不同幅度的信号数据，采集信号的样式包含单音、双音以及其他窄带信号；对采集的信号数据进行M次采样，每次采样点数为N，得到M个样本信号；将每个样本信号构造成一个长度为N的列向量，并对每个样本信号构造误差标签信号，得到M个样本数据(x

其中，对每个样本信号构造误差标签信号包括：

对第i个样本信号x

对X

在信号功率谱S

最后将原信号数据x

其中，在信号功率谱S

对于某一个检测频点序号k

将该检测量γ与预设门限值η

其中，根据检测得到的杂散位置，对频域信号X

在本申请的一个实施例中，上述的网络构造单元302构造的卷积神经网络包括输入层、中间层和输出层。其中，卷积神经网络的输入层的大小为N行1列，N为每次采样点数；卷积神经网络的中间层至少包含一个卷积层和一个非线性激活层；卷积神经网络的输出层为回归层，且卷积神经网络输出的长度与待校正信号数据的长度保持一致。

在本申请的一个实施例中，上述的训练单元303具体用于：

从M个样本数据(x

需要说明的是，关于图3所示的模数转换器的非线性校正装置中的各单元所执行的各功能的举例解释说明，与前述方法实施例中的举例解释说明一致，这里不再一一赘述。

综上所述，本申请实施例的模数转换器的非线性校正方法和装置，基于卷积神经网络对模数转换器采集的待校正信号数据进行非线性校正，通过获取样本数据，构造卷积神经网络，使用样本数据对卷积神经网络进行训练得到训练好的卷积神经网络，将待校正信号数据输入至训练好的卷积神经网络，得到训练好的卷积神经网络输出的误差校正信号，然后将待校正信号减去该误差校正信号，得到非线性校正后的信号数据，由于是利用模数转换器在不同频点上采集的不同幅度的采集数据对卷积神经网络进行训练，从而可以适于各种不同规格的模数转换器的非线性校正，具有通用性。

图4为本申请一个实施例的电子设备的结构示意图。请参考图4，在硬件层面，该电子设备包括存储器和处理器，可选地还包括接口模块、通信模块等。存储器可能包含内存，例如高速随机存取存储器(Random-Access Memory，RAM)，也可能还包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器等。当然，该电子设备还可能包括其他业务所需要的硬件。

处理器、接口模块、通信模块和存储器可以通过内部总线相互连接，该内部总线可以是ISA(Industry Standard Architecture，工业标准体系结构)总线、PCI(PeripheralComponent Interconnect，外设部件互连标准)总线或EISA(Extended Industry StandardArchitecture，扩展工业标准结构)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示，图4中仅用一个双向箭头表示，但并不表示仅有一根总线或一种类型的总线。

存储器，用于存放计算机可执行指令。存储器通过内部总线向处理器提供计算机可执行指令。

处理器，执行存储器所存放的计算机可执行指令，并具体用于实现以下操作：

获取多个样本数据，每个样本数据包括所述模数转换器的采集数据、以及根据采集数据构造的误差标签信号；

构造适于信号处理的卷积神经网络；

使用多个样本数据对卷积神经网络进行训练得到训练好的卷积神经网络；

将待校正信号数据输入至训练好的卷积神经网络，得到训练好的卷积神经网络输出的误差校正信号，将待校正信号减去所述误差校正信号，得到非线性校正后的信号数据。

上述如本申请图3所示实施例揭示的模数转换器的非线性校正装置执行的功能可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器，包括中央处理器(CentralProcessing Unit，CPU)、网络处理器(Network Processor，NP)等；还可以是数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific IntegratedCircuit，ASIC)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。

该电子设备还可执行图1中模数转换器的非线性校正方法执行的步骤，并实现模数转换器的非线性校正方法在图1所示实施例的功能，本申请实施例在此不再赘述。

本申请实施例还提出了一种计算机可读存储介质，该计算机可读存储介质存储一个或多个程序，该一个或多个程序当被处理器执行时，实现前述的模数转换器的非线性校正方法，并具体用于执行：

获取多个样本数据，每个样本数据包括所述模数转换器的采集数据、以及根据采集数据构造的误差标签信号；

构造适于信号处理的卷积神经网络；

使用多个样本数据对卷积神经网络进行训练得到训练好的卷积神经网络；

将待校正信号数据输入至训练好的卷积神经网络，得到训练好的卷积神经网络输出的误差校正信号，将待校正信号减去所述误差校正信号，得到非线性校正后的信号数据。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。

内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。

计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。

在此提供的算法和显示不与任何特定计算机、虚拟装置或者其它设备固有相关。各种通用装置也可以与基于在此的示教一起使用。根据上面的描述，构造这类装置所要求的结构是显而易见的。此外，本申请也不针对任何特定编程语言。应当明白，可以利用各种编程语言实现在此描述的本申请的内容，并且上面对特定语言所做的描述是为了披露本申请的最佳实施方式。

应该注意的是，上述实施例对本申请进行说明而不是对本申请进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本申请可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。