锁定检测电路及其操作方法

摘要

本申请公开一种锁相环(PLL)电路的锁定检测电路，该锁定检测电路包括：输出信号计数器，在计数时间段期间执行对PLL电路的输出信号进行计数的输出信号计数操作；时段确定器，执行减小计数时间段的时段改变操作，直到当前时段计数值和在前时段计数值之间的差值变得小于阈值为止；以及锁定检测器，在当前时段计数值和在前时段计数值之间的差值变得小于阈值时，检测PLL电路的锁定。

说明书

相关申请的交叉引用

本申请要求于2019年7月5日提交的申请号为10-2019-0081284的韩国专利申请的优先权，该韩国专利申请通过引用整体并入本文。

技术领域

本公开的实施例涉及一种锁定检测电路，且更特别地，涉及一种用于快速检测锁相环(PLL)电路的锁定的锁定检测电路及操作该锁定检测电路的方法。

背景技术

计算机环境范例已经转变成使计算系统可随时随地使用的普适计算。因此，诸如移动电话、数码相机和膝上型计算机的便携式电子装置的使用已经迅速增加。这些便携式电子装置各自使用具有一个或多个存储器装置的存储器系统来存储数据。存储器系统可用作便携式电子装置的主存储器系统或辅助存储器系统。

因为存储器系统不具有机械驱动部件，所以与硬盘装置相比，它们具有诸如优异的稳定性和耐久性、高信息访问速度和低功耗的优点。具有这些优点的存储器系统的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、固态驱动器(SSD)等。

发明内容

本公开的实施例涉及一种锁定检测电路，该锁定检测电路可通过改变用于对锁相环(PLL)电路的输出信号进行计数的计数时间段来检测该PLL电路的锁定。

根据本发明的实施例，一种锁相环(PLL)电路的锁定检测电路，该锁定检测电路包括：输出信号计数器，适于在计数时间段期间执行对PLL电路的输出信号进行计数的输出信号计数操作；时段确定器，适于执行减小计数时间段的时段改变操作，直到当前时段计数值和在前时段计数值之间的差值变得小于阈值为止，在前时段计数值是通过在在前时间段期间对PLL电路的输出信号进行计数而获得的，当前时段计数值是通过在该在前时间段之后的当前时间段期间对PLL电路的输出信号进行计数而获得的，在前时间段和当前时间段对应于计数时间段；以及锁定检测器，适于在当前时段计数值和在前时段计数值之间的差值变得小于阈值时检测PLL电路的锁定。

优选地，锁定检测电路可进一步包括：重复控制器，适于控制时段确定器，以便重复输出信号计数操作和时段改变操作，直到当前时段计数值和在前时段计数值之间的差值变得小于阈值为止。

根据本发明的另一实施例，一种操作锁定检测电路的方法，该锁定检测电路用于检测锁相环(PLL)电路的锁定，该方法包括：基于当前时段计数值和在前时段计数值之间的差值来减小计数时间段，在前时段计数值是通过在在前时间段期间对PLL电路的输出信号进行计数而获得的，当前时段计数值是通过在在前时间段之后的当前时间段期间对PLL电路的输出信号进行计数而获得的；重复执行对PLL电路的输出信号进行计数以及减小计数时间段，直到当前时段计数值和在前时段计数值之间的差值变得小于阈值为止；并且在当前时段计数值和在前时段计数值之间的差值变得小于阈值时，检测PLL电路的锁定。

根据本发明的又一实施例，一种操作锁定检测电路的方法，该锁定检测电路用于检测锁相环(PLL)电路的锁定，该方法包括：在计数时间段期间顺序地对PLL电路的输出信号进行计数；基于当前时段计数值和在前时段计数值之间的差值来减小计数时间段，在前时段计数值是通过在在前时间段期间对PLL电路的输出信号进行计数而获得的，当前时段计数值是通过在在前时间段之后的当前时间段期间对PLL电路的输出信号进行计数而获得的，在前时间段和当前时间段对应于计数时间段；重复执行顺序地对PLL电路的输出信号进行计数以及减小计数时间段，直到当前时段计数值和在前时段计数值之间的差值变得小于第一阈值为止；在当前时段计数值和在前时段计数值之间的差值变得小于第一阈值时，增加计数时间段；重复执行顺序地对PLL电路的输出信号进行计数以及增加计数时间段，直到当前时段计数值和在前时段计数值之间的差值变得小于第二阈值为止；并且在当前时段计数值和在前时段计数值之间的差值变得小于第二阈值时，检测PLL电路的锁定。

附图说明

图1A和图1B示出根据现有技术的检测锁相环(PLL)电路的锁定的方法。

图2是描述根据现有技术的检测PLL电路的锁定的进程的流程图。

图3是示出根据本公开的实施例的检测PLL电路的锁定的方法的曲线图。

图4示出根据本公开的实施例的包括锁定检测电路的集成电路。

图5A和图5B是示出通过改变时间段来对输出信号进行计数的方法的波形图。

图6是描述根据本公开的实施例的操作锁定检测电路的进程的流程图。

图7是描述根据本公开的另一实施例的操作锁定检测电路的进程的流程图。

具体实施方式

以下将参照附图更详细地描述本公开的示例性实施例。然而，本发明可以不同形式实现，并且不应被解释为限于本文阐述的实施例。相反地，提供这些实施例以便使本公开将是彻底且完整的，并且将本发明的范围充分传达给本领域的技术人员。贯穿公开内容，相同的附图标记在本发明的各个附图和实施例中始终指代相同的部件。

图1A和图1B示出根据现有技术的检测锁相环(PLL)电路的锁定的方法。

图1A所示的曲线图示出PLL电路的输出信号的频率，其随时间变化。

PLL电路可形成闭合环路，并且可接收从诸如晶体振荡器的振荡器输出的低频信号并输出高频信号。当PLL电路稳定地输出具有目标频率f_TARGET的输出信号时，锁定检测电路可锁定该PLL电路。当PLL电路被锁定时，可将具有目标频率f_TARGET的输出信号提供到连接到PLL电路的集成电路，并且该集成电路可根据输出信号来驱动。可在启动存储器系统的同时执行PLL电路的锁定，因此锁定所需的时间可直接与存储器系统的启动时间相关。

参照图1A，PLL电路的输出信号的频率的初始值可与参考频率f_REF相同，该参考频率f_REF是由振荡器提供的参考信号的频率，并且输出信号的频率可随着时间的推移而逐渐增加，直到其达到目标频率f_TARGET。

常规的锁定检测电路可在每个固定计数时间段重复对PLL电路的输出信号进行计数。在当前时间段的输出信号的计数值和当前时间段之前的在前时间段的输出信号的计数值之间的差值变得小于预定阈值时，常规的锁定检测电路可检测PLL电路的锁定。

图2是描述根据现有技术的检测PLL电路的锁定的进程的流程图。

在S202，锁定检测电路可在与固定计数时间段相对应的初始时间段期间对PLL电路的输出信号进行计数。每当在初始时间段期间出现输出信号的上升沿时，锁定检测电路就可增加计数值CNT_PLL，这将在后面参照图1B进行描述。

在S204，锁定检测电路可将在S202测量的计数值CNT_PLL设置为在前时段计数值CNT_PREV。步骤S202和S204可以是初始化操作。

在S206，锁定检测电路可在在前时间段，例如初始时间段之后的后续时间段对PLL电路的输出信号进行计数。根据现有技术，后续时间段的大小可与在前时间段的大小相同。如前面参照图1A所述，当输出信号的频率随时间增加时，在后续时间段期间测量的输出信号的频率可高于在在前时间段期间测量的输出信号的频率。因此，在S206测量的计数值CNT_PLL可大于在S202测量的计数值CNT_PLL。

在S208，锁定检测电路可将在S206测量的计数值CNT_PLL设置为当前时段计数值CNT_CURRENT。

在S210，锁定检测电路可将当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值与预定阈值TH进行比较。在当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值等于或大于预定阈值TH时，输出信号的频率可快速改变。另一方面，在当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值小于预定阈值TH时，可输出具有预定大小的频率的输出信号。

在S212，在当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值小于预定阈值TH时(在S210为“是”)，锁定检测电路可输出锁定信号SIG_LOCK。PLL电路可响应于锁定信号SIG_LOCK输出具有锁定频率的输出信号，并且联接到PLL电路的集成电路可根据具有锁定频率的输出信号来驱动。

在S214，在当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值等于或大于预定阈值TH时(在S210为“否”)，锁定检测电路可将在S206测量的计数值设置为在前时段计数值CNT_PREV，并且可重复执行S206至S210的操作，直到当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值变得小于预定阈值TH。

重新参照图1A，第一至第四时间段PERIOD1至PERIOD4可具有相同的大小。锁定检测电路可在第一时间段PERIOD1期间对PLL电路的输出信号进行计数。锁定检测电路可执行初始化操作，用于将作为在第一时间段PERIOD1期间测量的计数值的第一计数值CNT1存储为在前时段计数值CNT_PREV。锁定检测电路可在第一时间段PERIOD1之后的第二时间段PERIOD2期间对PLL电路的输出信号进行计数，并且可将作为在第二时间段PERIOD2期间测量的计数值的第二计数值CNT2存储为当前时段计数值CNT_CURRENT。

在当前时段计数值CNT_CURRENT即第二计数值CNT2和在前时段计数值CNT_PREV即第一计数值CNT1之间的差值等于或大于预定阈值TH时，锁定检测电路可存储第二计数值CNT2作为在前计数值CNT_PREV，并且可在第三时间段PERIOD3期间对PLL电路的输出信号进行计数。锁定检测电路可将作为在第三时间段PERIOD3期间测量的计数值的第三计数值CNT3存储为当前时段计数值CNT_CURRENT。锁定检测电路可将当前时段计数值CNT_CURRENT即第三计数值CNT3和在前时段计数值CNT_PREV即第二计数值CNT2之间的差值与预定阈值TH进行比较。锁定检测电路可重复执行上述计数和比较操作，直到当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值变得小于预定阈值TH。当作为在第四时间段PERIOD4期间测量的计数值的第四计数值CNT4和第三计数值CNT3之间的差值小于预定阈值TH时，锁定检测电路能够在第四时间段PERIOD4结束的时刻检测PLL电路的锁定。

图1B是示出用于PLL电路的输出信号的第一至第四计数值CNT1至CNT4的时序图。在固定时间段内测量第一至第四计数值CNT1至CNT4中的每一个。

锁定检测电路可在固定时间段期间输出具有值“1”的使能信号SIG_EN，并且该固定时间段可具有与图1A所示的第一至第四时间段PERIOD1至PERIOD4中的每一个相同的大小。锁定检测电路可在固定时间段内对PLL电路的输出信号进行计数。具体地，锁定检测电路可在输出信号的上升沿增加计数值。

例如，如图1A所示，在第一时间段PERIOD1期间，PLL电路的输出信号的频率可以是低频，并且输出信号的频率可随着时间的推移而增加。如图1B所示，因为输出信号的上升沿在第一时间段PEIROD1期间出现两次，所以锁定检测电路可将第一计数值CNT1存储为值“2”。如图1A所示，因为输出信号的频率在开始时急剧增加，所以输出信号的上升沿在第二时间段PERIOD2期间出现的数量也可急剧增加。在第二时间段PERIOD2之后，输出信号的频率的增加速度可减小，因此当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值也可减小。当假设具有值“11”的第四计数值CNT4和具有值“10”的第三计数值CNT3之间的差值小于预定阈值TH时，锁定检测电路能够检测PLL电路的锁定。

根据现有技术，虽然PLL电路的输出信号的频率的增加速度随着时间的推移逐渐降低，但是锁定检测电路可对固定时间段的PLL电路的输出信号进行计数，并且基于当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值来检测PLL电路是否被锁定。参照图1A，在第三时间段PERIOD3期间，输出信号的频率收敛到目标频率f_TARGET，并且第三计数值CNT3和第二计数值CNT2之间的差值等于或大于预定阈值TH。因此，锁定检测电路只能在第四时间段PERIOD4结束之后才能够检测PLL电路的锁定。因此，根据现有技术，因为未快速检测到PLL电路的锁定，锁定检测时间可能被延迟，因此存储器系统的启动时间也可能如上所述被延迟。

根据本公开的实施例，锁定检测电路可在可调节的时间段期间对PLL电路的输出信号进行计数。具体地，锁定检测电路可基于当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值来减小时间段。锁定检测电路可在减小时间段的同时，重复执行对PLL电路的输出信号进行计数的操作。在当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值变得小于第一阈值TH1时，可更快地检测到PLL电路的锁定。

根据本公开的另一实施例，在当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值变得小于第一阈值TH1之后，锁定检测电路可重复执行对PLL电路的输出信号进行计数的操作，同时增加时间段。在当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值变得小于第二阈值TH2时，锁定检测电路可通过检测PLL电路的锁定来更精确地检测PLL电路的锁定。

将参照图3至图7详细描述本公开的实施例。

图3是示出根据本公开的实施例的检测PLL电路的锁定的方法的曲线图。

根据本公开的实施例，锁定检测电路可基于当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值来减小时间段。例如，在当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值等于或大于第一阈值TH1时，锁定检测电路可将后续时间段减小为测量当前时段计数值CNT_CURRENT的时间段的一半。

参照图3，锁定检测电路可在第一时间段PERIOD1’期间对PLL电路的输出信号进行计数。锁定检测电路可将在第一时间段PERIOD1’期间测量的第一计数值CNT1’设置为在前时段计数值CNT_PREV，并且在第二时间段PERIOD2’期间对输出信号进行计数。锁定检测电路可将在第二时间段PERIOD2’期间测量的第二计数值CNT2’设置为当前时段计数值CNT_CURRENT，并且将当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值与第一阈值TH1进行比较。在当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值等于或大于第一阈值TH1时，锁定检测电路可将第三时间段PERIOD3’减小为第二时间段PERIOD2’的一半。而且，锁定检测电路可将第二计数值CNT2’设置为在前时段计数值CNT_PREV。

锁定检测电路可在第三时间段PERIOD3’期间对输出信号进行计数。此后，锁定检测电路可基于第二时间段PERIOD2’与第三时间段PERIOD3’的大小比来对在第三时间段PERIOD3’期间测量的第三计数值CNT3’进行归一化。例如，当第三时间段PERIOD3’的大小是第二时间段PERIOD2’的一半时，锁定检测电路可通过使第三计数值CNT3’加倍来对第三计数值CNT3’进行归一化。在第三时间段PERIOD3’结束之后，在当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值仍然等于或大于第一阈值TH1时，锁定检测电路能够将作为第三时间段PERIOD3’之后的后续时间段的第四时间段PERIOD4’减小到第三时间段PERIOD 3’的一半。此时，锁定检测电路可将第三计数值CNT3’设置为在前时段计数值CNT_PREV。

锁定检测电路可在第四时间段PERIOD4’期间对输出信号进行计数。锁定检测电路可基于第三时间段PERIOD3’与第四时间段PERIOD4’的大小比来对在第四时间段PERIOD4’期间测量的第四计数值CNT 4’进行归一化。锁定检测电路可将第四计数值CNT4’的经归一化的值设置为当前时段计数值CNT_CURRENT。在当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值变得小于第一阈值TH1时，锁定检测电路可检测PLL电路的锁定。根据本公开的实施例，锁定检测电路可通过随着时间的推移减小用于测量输出信号的计数值的时间段来检测PLL电路是否被锁定，从而能够更快地检测PLL电路的锁定。

图4示出根据本公开的实施例的包括锁定检测电路130的集成电路100。

集成电路100可包括振荡器102、PLL电路125和锁定检测电路130。锁定检测电路130可包括输出信号计数器104、参考信号计数器106、时段确定器108、重复控制器110和锁定检测器112。

振荡器102可生成并输出参考信号SIG_REF。例如，振荡器102可以是利用晶体实现的低频振荡器。振荡器102可向PLL电路125和参考信号计数器106提供参考信号SIG_REF。

PLL电路125可基于参考信号SIG_REF生成具有目标频率的输出信号SIG_PLL。PLL电路125可形成闭合环路，并生成目标频率高于参考信号SIG_REF的频率的输出信号SIG_PLL。PLL电路125可向输出信号计数器104提供输出信号SIG_PLL。

参考信号计数器106可对参考信号SIG_REF进行计数。每当参考信号SIG_REF的上升沿出现时，参考信号计数器106可增加其计数值。时段确定器108可向参考信号计数器106提供使能信号SIG_EN，因此参考信号计数器106可在使能信号SIG_EN具有例如值“1”的启用值时，对参考信号SIG_REF进行计数。参考信号计数器106可向时段确定器108提供通过对参考信号SIG_REF进行计数而获得的参考信号计数值CNT_REF。

输出信号计数器104可对输出信号SIG_PLL进行计数。每当输出信号SIG_PLL的上升沿出现时，输出信号计数器104可增加计数值CNT_PLL。时段确定器108可向输出信号计数器104提供使能信号SIG_EN，因此输出信号计数器104可在使能信号SIG_EN具有启用值“1”时，对输出信号SIG_PLL进行计数。输出信号计数器104可向锁定检测器112提供计数值CNT_PLL。

锁定检测器112可基于计数值CNT_PLL来检测PLL电路125是否被锁定。具体地，锁定检测器112可将当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值与第一阈值TH1进行比较。锁定检测器112可在基于在前时段与当前时段的大小比对在当前时段期间测量的计数值进行归一化之后，将当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值与第一阈值TH1进行比较。在在前时段期间测量在前时段计数值CNT_PREV，并且当前时段计数值CNT_CURRENT是在在前时段之后的当前时段期间测量的计数值的经归一化的值。

例如，在当前时段是在前时段的一半时，锁定检测器112可通过使在当前时段期间测量的计数值加倍来确定当前时段计数值CNT_CURRENT。在当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值等于或大于第一阈值TH1时，锁定检测器112可向时段确定器108和重复控制器110提供比较信息INFO_COMP。

根据本公开的实施例，在当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值小于第一阈值TH1时，锁定检测器112可输出锁定信号SIG_LOCK以检测PLL电路125的锁定。响应于锁定信号SIG_LOCK，PLL电路125可输出被锁定以驱动联接到PLL电路125的集成电路的输出信号SIG_PLL。

时段确定器108可响应于比较信息INFO_COMP来减小对PLL电路125的输出信号SIG_PLL进行计数的时间段。例如，时段确定器108可将时间段减小一半，如上参照图3所述。具体地，时段确定器108可通过基于参考信号计数值CNT_REF改变使能信号SIG_EN的使能时段来改变时间段。

时段确定器108可同时向输出信号计数器104和参考信号计数器106提供使能信号SIG_EN。当参考信号计数值CNT_REF达到计数时段值时，时段确定器108可将使能信号SIG_EN改变为停用值，例如值“0”，参考信号计数值CNT_REF是在使能信号SIG_EN改变为启用值“1”时的时间点测量的。当使能信号SIG_EN改变为停用值“0”时，输出信号计数器104和参考信号计数器106可将计数值CNT_PLL和参考信号计数值CNT_REF重置为“0”。

因此，用于对PLL电路125的输出信号SIG_PLL和参考信号SIG_REF进行计数的时间段由计数时段值确定。

时段确定器108可基于比较信息INFO_COMP减小计数时段值。例如，时段确定器108可将计数时段值减小一半，并将使能信号SIG_EN改变为启用值“1”。响应于使能信号SIG_EN到启用值“1”，输出信号计数器104和参考信号计数器106对输出信号SIG_PLL和参考信号SIG_REF进行计数，并输出计数值CNT_PLL和参考信号计数值CNT_REF。

此后，当从使能信号SIG_EN改变为启用值“1”的时间点测量的参考信号计数值CNT_REF达到经改变的计数时段值时，时段确定器108可再次将使能信号SIG_EN改变为停用值“0”，以停止对输出信号SIG_PLL和参考信号SIG_REF进行计数。如上所述，随着计数时段值减小一半，响应于使能信号SIG_EN，用于对PLL电路125的输出信号SIG_PLL进行计数的时间段也减小一半。

此后，如上所述，时段确定器108可基于比较信息INFO_COMP再次减小计数时段值，并且通过基于达到经改变的计数时段值的参考信号计数值CNT_REF改变使能信号SIG_EN来减小用于对PLL电路125的输出信号SIG_PLL进行计数的时间段。以这种方式，时段确定器108可根据比较信息INFO_COMP来调整对输出信号SIG_PLL进行计数的时间段。

图5A和图5B是示出通过改变时间段来对输出信号进行计数的方法的波形图。将参照图4描述图5A和图5B所示的方法。

图5A示出在前时段中PLL电路125的输出信号SIG_PLL的参考信号计数值CNT_REF、使能信号SIG_EN和计数值CNT_PREV。时段确定器108可向参考信号计数器106和输出信号计数器104提供使能信号SIG_EN。当使能信号SIG_EN具有启用值“1”时，参考信号计数器106和输出信号计数器104可对参考信号SIG_REF和输出信号SIG_PLL进行计数。

参考信号计数器106可向时段确定器108提供参考信号计数值CNT_REF。当参考信号计数值CNT_REF达到基于比较信息INFO_COMP所确定的计数时段值时，时段确定器108可将使能信号SIG_EN改变为停用值“0”。例如，如图5A所示，当参考计数值CNT_REF达到作为计数时段值的“6”时，时段确定器108可将使能信号SIG_EN改变为停用值“0”。输出信号计数器104可向锁定检测器112提供当在前时段中使能信号SIG_EN具有启用值“1”时所测量的输出信号SIG_PLL的在前时段计数值CNT_PREV。

图5B示出当前时段中输出信号SIG_PLL的参考计数值CNT_REF、使能信号SIG_EN和计数值CNT_CURRENT。为便于说明，假设当前时段是在前时段的一半。当前时段中基于比较信息INFO_COMP确定的计数时段值可减小到图5A中描述的先前计数时段值的一半。参照图5B，当参考信号计数值CNT_REF达到“3”，即“6”的一半时，时段确定器108可将使能信号SIG_EN改变为停用值“0”。输出信号计数器104可向锁定检测器112提供当前时段计数值CNT_CURRENT，该当前时段计数值CNT_CURRENT是在当前时段中使能信号SIG_EN具有启用值“1”时测量的。

重新参照图4，重复控制器110可控制时段确定器108和锁定检测器112，以重复执行通过将当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值与第一阈值TH1进行比较来检测PLL电路125是否被锁定的操作以及减小后续计数时间段的操作。为此，重复控制器110可基于比较信息INFO_COMP来生成重复信号SIG_REP，并将重复信号SIG_REP输出到时段确定器108和锁定检测器112。

当基于比较信息INFO_COMP检测到PLL电路125被锁定时，重复控制器110可控制时段确定器108和锁定检测器112以停止上述操作并输出锁定信号SIG_LOCK。

图6是描述根据本公开的实施例的操作图4所示锁定检测电路130的方法的流程图。将参照图4描述图6中描述的方法。

在S602，锁定检测电路130可执行初始化操作。具体地，时段确定器108可控制输出信号计数器104以在初始时间段期间对PLL电路205的输出信号SIG_PLL进行计数。锁定检测器112可将在初始时间段期间测量的计数值CNT_PLL设置为在前时段计数值CNT_PREV。然后，时段确定器108可控制输出信号计数器104以在具有与初始时间段相同的值的当前时间段期间对PLL电路205的输出信号SIG_PLL进行计数。锁定检测器112可将在当前时间段期间测量的计数值CNT_PLL设置为当前时段计数值CNT_CURRENT。在当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值等于或大于第一阈值TH1时，锁定检测器112可执行S604的操作。虽然未在图6中示出，但是当在初始化操作中当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值变得小于第一阈值TH1时，锁定检测器112可终止锁定检测操作，并将锁定信号SIG_LOCK输出到PLL电路205。

当在初始化操作中当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值被确定为等于或大于第一阈值TH1时，在S606，时段确定器108可将对PLL电路205的输出信号SIG_PLL进行计数的当前时间段PERIOD确定为先前的当前时间段(例如在初始化操作中使用的当前时间段)的一半。当时段确定器108可将当前时间段PERIOD确定为先前的当前时间段的一半时，锁定检测器112可将先前的当前时间段设置为在前时间段，并因此将在先前的当前时间段期间测量的当前时段计数值CNT_CURRENT设置为在前时段计数值CNT_PREV。

在S608，时段确定器108可控制输出信号计数器104以在已在S606确定的当前时间段PERIOD期间对PLL电路125的输出信号SIG_PLL进行计数。当在当前时间段PERIOD期间测量到新的计数值时，锁定检测器112可对新的计数值进行归一化。具体地，锁定检测器112可基于当前时间段PERIOD与在前时间段的大小比来对在当前时间段PERIOD期间测量的新的计数值进行归一化。例如，如上所述，在当前时间段PERIOD是在前时间段的一半时，锁定检测器112可将在当前时间段PERIOD期间测量的新的计数值归一化为两倍。锁定检测器112可将经归一化的计数值设置为当前时段计数值CNT_CURRENT。

根据本公开的实施例，锁定检测器112可对在当前时间段PERIOD期间测量的新的计数值进行归一化，以对应于在与在前时间段相同的时间段期间测量的计数值。也就是说，为了将新的计数值与在前计数值CNT_PREV进行比较，锁定检测器112可通过归一化来补偿当前时间段PERIOD和在前时间段之间的时间差值。

在S610，锁定检测器112可将当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值与第一阈值TH1进行比较。

在S612，在当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值变得小于第一阈值TH1时(在S610为“是”)，锁定检测器112可输出锁定信号SIG_LOCK。锁定检测器112可向PLL电路125提供锁定信号SIG_LOCK以锁定PLL电路125。

在S604，锁定检测电路130可重复执行S606至S610的操作，直到其检测到PLL电路125的锁定。具体地，在当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值等于或大于第一阈值TH1时(在S610为“否”)，重复控制器110能够控制时段确定器108和锁定检测器112以重复执行S606至S610的操作。

图7是描述根据本公开的另一实施例的操作图4中所示的锁定检测电路130的方法的流程图。将参照图4描述图7中描述的方法。

根据本发明的该实施例，即使确定当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值小于第一阈值TH1，这在上面参照图6进行了描述(在S610为“是”)，锁定检测器112也可不输出锁定信号SIG_LOCK。相反，重复控制器110能够通过控制时段确定器108和锁定检测器112以重复地执行对PLL电路125的锁定检测操作，直到当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值变得小于第二阈值TH2，同时增加用于对PLL电路125的输出信号SIG_PLL进行计数的当前时间段PERIOD，来更精确地检测PLL电路125的锁定。

在S702，时段确定器108可增加当前时间段PERIOD。例如，当确定当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值小于第一阈值TH1时，时段确定器108可将当前时间段PERIOD增加到具有两倍于先前的当前时间段的时间值。类似于以上参照图4以及图5A和图5B描述的方法，但是在本实施例中，时段确定器108可增加当前时间段PERIOD，并且控制输出信号计数器104以使用具有与当前时间段PERIOD的时间值相对应的使能时段的使能信号SIG_EN，利用具有增加的时间值的当前时间段PERIOD来对PLL电路125的输出信号SIG_PLL进行计数。

在S704，时段确定器108可控制输出信号计数器104以在具有增加的时间值的当前时间段PERIOD期间对PLL电路125的输出信号SIG_PLL进行计数。锁定检测器112可对在当前时间段PERIOD期间测量的新的计数值进行归一化。具体地，锁定检测器112可基于当前时间段PERIOD与当前时间段PERIOD之前的在前时间段的大小比对在当前时间段PERIOD期间测量的新的计数值进行归一化。例如，在当前时间段PERIOD是在前时间段的两倍时，锁定检测器112可将在当前时间段PERIOD期间测量的新的计数值归一化为一半。锁定检测器112可将经归一化的计数值设置为当前时段计数值CNT_CURRENT。

在S706，锁定检测器112可将当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值与第二阈值TH2进行比较。第二阈值TH2可小于上面参照图6描述的第一阈值TH1。

在S710，在当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值小于第二阈值TH2时(在S706为“是”)，锁定检测器112可输出锁定信号SIG_LOCK。锁定检测器112可向PLL电路125提供锁定信号SIG_LOCK以锁定PLL电路125。操作S710可对应于图6的操作S612。

在S708，锁定检测电路130可重复执行S702至S706的操作，直到其检测到PLL电路125的锁定。具体地，在当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值等于或大于第二阈值TH2时(在S706为“否”)，重复控制器110可控制时段确定器108和锁定检测器112以重复执行S702至S706的操作。

根据本公开的该实施例，当通过减小当前时间段PERIOD测量的当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值变得小于第一阈值TH1时，锁定检测电路130能够通过重复执行对PLL电路125的锁定检测操作并增加当前时间段PERIOD，直到当前时段计数值CNT_CURRENT和在前时段计数值CNT_PREV之间的差值变得小于第二阈值TH2，来更精确地检测PLL电路125的锁定。

根据本公开的实施例，锁定检测电路可通过基于在当前时间段期间测量的计数值和在在前时间段期间测量的计数值之间的差值来改变用于对PLL电路的输出信号进行计数的时间段，来更快速且更精确地检测PLL电路的锁定，该在前时间段是就在当前时间段之前的时间段。

虽然已经针对具体实施例描述了本发明，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可进行各种改变和修改。