2.5 Gbps收发器中相位锁定检测电路的设计与仿真

邓军勇; 蒋林; 曾泽沧

首页> 中文期刊>电子设计工程 >2.5 Gbps收发器中相位锁定检测电路的设计与仿真

2.5 Gbps收发器中相位锁定检测电路的设计与仿真

开具论文收录证明 >>

期刊封面封底目录下载 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

相位锁定检测电路是锁相环环路的关键电路,其性能的优劣直接影响了整个系统的工作.本文描述了相位锁定检测电路的工作原理,根据项目实际提出一种相位锁定检测方案,按照全定制设计流程采用SMIC0.18μm CMOS混合信号工艺完成了电路的设计、仿真.结果表明该电路在2.5 Gbps收发器电路中可以稳定可靠地工作.

著录项

来源
《电子设计工程》|2014年第7期|124-127|共4页
作者
邓军勇; 蒋林; 曾泽沧;
展开▼
作者单位

西安邮电大学电子工程学院,陕西西安710121;

西安邮电大学电子工程学院,陕西西安710121;

西安邮电大学电子工程学院,陕西西安710121;

展开▼
原文格式 PDF
正文语种 chi
中图分类大规模集成电路、超大规模集成电路;
关键词
相位锁定检测; CMOS电路; 锁相环; 收发器;
入库时间 2022-08-18 02:58:12

相似文献

中文文献
外文文献
专利

1. 2.5 Gbps收发器中1∶2解复用电路的设计 [J] . 邓军勇 ,蒋林 ,曾泽沧 . 电子设计工程 . 2014,第009期
2. 2.5Gbps串联／解串收发器 [J] . . 世界电子元器件 . 2002,第10期
3. Stratix GX器件：Altera在业界最快的FPGA中集成3.125Gbps收发器—第二代收发器给高速应用提供低风险的开发途径 [J] . . 电子技术应用 . 2002,第12期
4. PCI Express中2.5Gbps高速SerDes的设计与实现 [J] . 王堃 ,许文强 ,马卓 . 计算机工程与科学 . 2009,第011期
5. 数字示波器中峰值检测电路的设计与仿真 [J] . 李世文 ,王贵 . 顺德职业技术学院学报 . 2010,第002期
6. 1.25Gbps多速率光纤收发器的设计 [C] . 刘学桦 ,任海兰 ,郝建鹏 . 第十三届全国青年通信学术会议 . 2008
7. 一种2.5Gbps IVDS收发器设计 [A] . 何冰 . 2013

2.5 Gbps收发器中相位锁定检测电路的设计与仿真

摘要

著录项

相似文献

相关主题

期刊订阅