包括浮点加法器的芯片、设备及浮点运算的控制方法

摘要

本申请公开了一种包括浮点加法器的芯片、设备及浮点运算的控制方法，涉及芯片技术领域。浮点加法器包括：合并单元用于对输入的n个操作数的尾数部分分别添加有效数，得到n个操作数分别对应的合并数据，n为大于等于3的正整数；可变移位单元用于对n个操作数分别对应的合并数据，分别进行可变移位操作，得到定点数格式的n个更新操作数；可配置加法单元用于对n个更新操作数进行加法运算得到运算结果；转换输出单元用于将运算结果转换为浮点数格式，并输出浮点数格式的运算结果。本申请能够实现一个浮点加法器支持对3个或者3个以上的浮点数进行加法运算，提升了浮点加法器的处理性能，为云技术、人工智能技术等提供更高性能的算力支持。