公开/公告号CN111640724A
专利类型发明专利
公开/公告日2020-09-08
原文格式PDF
申请/专利权人 杰群电子科技(东莞)有限公司;
申请/专利号CN202010432260.1
发明设计人 王琇如;
申请日2020-05-21
分类号H01L23/492(20060101);H01L21/603(20060101);
代理机构11638 北京权智天下知识产权代理事务所(普通合伙);
代理人王新爱
地址 523000 广东省东莞市黄江镇裕元工业区内精成科技园A、B栋
入库时间 2023-06-19 08:11:16
机译: 一种用于制造半导体元件的基础基板的方法,一种用于制造半导体元件的方法,半导体元件的基础基板,半导体元件的外延基板和半导体元件。
机译: 特别地,为了形成半导体元件和掩模的掩模的制造方法,所述半导体元件和掩模根据借助于该工艺或类似工艺而获得的半导体元件和掩模
机译: 一种用于制造具有在半导体层中形成的半导体元件的半导体元件的方法,该半导体元件被键合到载体晶片上