MOS管多进制及十进制位权移位进位加法器

摘要

一种MOS管多进制及十进制位权移位进位加法器是由专利申请“量化逻辑之多进制算术运算器赋意分形集成单元电路”组成，所述的移位进位加法器把两个专利申请“量化逻辑之多进制算术运算器赋意分形集成单元电路”权利要求3所述单元的逻辑运算管漏极并联组合，漏极连接组合端为数据输入端，所述的并联的两个逻辑运算管一个是直通控制管，一个是移位控制管，两个控制管的源极各接一个二极管，做为移位输出端，直通控制管连接的二极管输出连接到数据输出的n一端，则移位控制管连接的二极管便连接到数据输出的n+1或n‑1一端；所述的直通控制管的栅极连接在一起，移位控制管的栅极连接到一起，并和进位驱动信息连接。