中间连接器、包括中间连接器的半导体装置和制造中间连接器的方法

摘要

中间连接器(1)包括：呈细长薄板的形式的电源汇流条(11)，连接到半导体集成电路(2)的每一个电源焊盘；呈细长薄板的形式的接地汇流条(12)，连接到半导体集成电路的每一个接地焊盘；薄膜绝缘体层(13)，形成在电源汇流条(11)与接地汇流条(12)之间；以及呈细长薄板的形式的导电路径部分(14)，包括待连接到半导体集成电路的每一个信号焊盘的多个导电路径(15)。与半导体集成电路的电源焊盘行、接地焊盘行和信号焊盘行的并联布置对应地，并联布置每一个均在直立状态下的电源汇流条(11)、接地汇流条(12)和导电路径部分(14)，使得薄板的纵向方向平行于半导体集成电路的凸块安装面(2S)。

说明书

技术领域

本发明涉及中间连接器、包括中间连接器的半导体装置以及制造中间连接器的方法，且更具体地涉及被设置在半导体集成电路与电路基板之间并将半导体集成电路和电路基板电连接的中间连接器。

背景技术

传统上，作为中间连接器或所谓的插入器，例如，已知专利文献1中公开的技术。在专利文献1中，公开了作为中间连接器的多层布线板。关于多层布线板，专利文献1公开了通过层叠包括绝缘层、布线层和通孔导体的多个单元布线板来形成多层布线板的技术。

相关技术文献

专利文献

专利文献1：日本未审查专利申请公布特开2005-45150

发明内容

发明解决的问题

然而，近年来，在诸如服务器型CPU的LSI(半导体集成电路)中，LSI的芯片尺寸已达到24×24mm，这是步进器的掩模尺寸的最大直径。对应地，面阵的节距已经变窄，并且作为结果，焊盘的数目也已经稳定地增加到例如高达200×200(40000)个。因此，为了用传统的多层布线板应对具有这种大量焊盘的LSI，必须增加叠层的数目。然而，叠层数目的增加伴随着存在更大数目的相对长的通孔，这些通孔不能控制信号布线层中的信号在远离LSI的最下级中的阻抗。担心这可能导致高速传输中的信号的劣化。还担心的是，根据叠层数目的增加，位于上部级中的电源布线层可能具有更大数目的用于使信号通过的开口以及更大数目的用于使具有不同电位的电源通过的开口，并且作为结果，可能无法将电源平面的功能维持为电源布线层。因此，已经有对能够用简单的构造应对具有大量焊盘的半导体集成电路的中间连接器的需求。

因此，本说明书提供中间连接器及制造该中间连接器的方法，该中间连接器能够在将低电源阻抗保持到高频区域的情况下应对具有大量焊盘的半导体集成电路。

解决问题的手段

在本说明书中公开的中间连接器是被设置在半导体集成电路与安装有半导体集成电路的电路基板之间且将半导体集成电路和电路基板电连接的中间连接器。所述半导体集成电路包括凸块安装面，在所述凸块安装面上并联布置包括多个电源焊盘的电源焊盘行、包括多个接地焊盘的接地焊盘行以及包括多个信号焊盘的信号焊盘行。中间连接器包括：呈细长薄板的形式的电源汇流条，所述电源汇流条具有的长度至少是所述电源焊盘行的长度，并且所述电源汇流条待连接到所述电源焊盘行的每一个所述电源焊盘；呈细长薄板的形式的接地汇流条，所述接地汇流条具有的长度至少是所述接地焊盘行的长度，并且所述接地汇流条被连接到所述接地焊盘行的每一个所述接地焊盘；薄膜绝缘体层，所述薄膜绝缘体层被形成在所述电源汇流条与所述接地汇流条之间；以及呈细长薄板的形式的导电路径部分，所述导电路径部分具有的长度至少是所述信号焊盘行的长度，并且所述导电路径部分包括多个导电路径，所述多个导电路径待连接到所述信号焊盘行的每一个所述信号焊盘。以与所述电源焊盘行、所述接地焊盘行和信号焊盘行的并联布置对应的并联布置，将每一个均在直立状态下的所述电源汇流条、所述接地汇流条和所述导电路径部分接合在一起，使得薄板的纵向方向平行于所述半导体集成电路的所述凸块安装面。

根据本构造，通过每一个均呈薄板的形式的汇流条和呈薄板的形式的导电路径部分将电力和信号供应到将焊盘行并联布置的半导体集成电路。与半导体集成电路的焊盘的并联布置对应地，并联布置每一个均在直立状态下的电源汇流条、接地汇流条和导电路径部分，使得薄板的纵向方向平行于半导体集成电路的凸块安装面。因此，根据本构造的中间连接器，如与由多层板构造中间连接器的情况相比，在不需要形成通孔等的情况下，在将电源的低阻抗状态保持到高频区域的情况下，能够应对具有大量焊盘的半导体集成电路。

还能够用电源汇流条、接地汇流条和薄膜绝缘体层形成电容器。这允许包括汇流条作为中间连接器以将电源的低阻抗状态保持到高频区域的构造。

中间连接器可以进一步包括以下中的至少一个：在作为所述电源汇流条的上端面的待连接到所述半导体集成电路的连接面上在与所述多个电源焊盘对应的位置处形成的且具有比所述电源汇流条的薄层电阻高的薄层电阻的阻尼电阻器；以及在作为所述接地汇流条的上端面的待连接到所述半导体集成电路的连接面上在与所述多个接地焊盘对应的位置处形成的且具有比所述接地汇流条的薄层电阻高的薄层电阻的阻尼电阻器。

根据本构造，通过阻尼电阻器，能够抑制出现在反谐振频率中的阻抗峰值，并且能够将形成在LSI的内部的Tr(晶体管)的电源阻抗稳定为较低。

在中间连接器中，电源汇流条可包括具有不同电源电压的多种类型的电源汇流条。

根据本构造，能够应对半导体集成电路需要具有不同电源电压的多种类型的电源的情况。

本说明书中公开的半导体装置可以包括：半导体集成电路，所述半导体集成电路包括焊盘面，在所述焊盘面上并联布置包括多个电源焊盘的电源焊盘行、包括多个接地焊盘行的接地焊盘行以及包括多个信号焊盘的信号焊盘行；以及根据以上任一情况的中间连接器。

根据本构造，能够提供一种包括中间连接器的半导体装置，该中间连接器能够将电源的低阻抗状态保持到高频区域，同时应对具有大量焊盘的半导体集成电路。

本说明书中公开的制造中间连接器的方法是制造被设置在半导体集成电路与安装有半导体集成电路的电路基板之间且将半导体集成电路和电路基板电连接的中间连接器的方法。所述半导体集成电路包括凸块安装面，在所述凸块安装面上并联布置包括多个电源焊盘的电源焊盘行、包括多个接地焊盘行的接地焊盘行以及包括多个信号焊盘的信号焊盘行。该方法包括：形成呈细长薄板的形式的电源汇流条的步骤，所述电源汇流条具有的长度至少是所述电源焊盘行的长度，并且所述电源汇流条待连接到所述电源焊盘行的每一个所述电源焊盘；形成呈细长薄板的形式的接地汇流条的步骤，所述接地汇流条具有的长度至少是所述接地焊盘行的长度，并且所述接地汇流条被连接到所述接地焊盘行的每一个所述接地焊盘；在电源汇流条与接地汇流条之间形成薄膜绝缘体层的绝缘体形成层步骤；形成呈细长薄板的形式的导电路径部分的步骤，所述导电路径部分具有的长度至少是所述信号焊盘行的长度，并且所述导电路径部分包括多个导电路径，所述多个导电路径待连接到所述信号焊盘行的每一个所述信号焊盘；以及接合步骤，以与所述电源焊盘行、所述接地焊盘行和所述信号焊盘行的并联布置对应的并联布置，将每一个均在直立状态下的所述电源汇流条、所述接地汇流条和所述导电路径部分接合在一起，使得薄板的纵向方向平行于所述半导体集成电路的所述凸块安装面。

在制造中间连接器的方法中，接合步骤可以进一步包括：一次中间物形成步骤，通过将已经被接合的所述电源汇流条、所述接地汇流条和所述导电路径部分接合作为单元，形成作为所述单元的叠层体的用于所述中间连接器的一次中间物；二次中间物形成步骤，通过将所述一次中间物切割成与所述半导体集成电路的尺寸对应的条形式，形成用于所述中间连接器的多个二次中间物；以及连接器形成步骤，通过接合所述多个二次中间物，形成所述中间连接器。

发明的有益效果

根据本发明的中间连接器，能够在将电源的低阻抗状态保持直到高频区域的情况下应对具有大量焊盘的半导体集成电路。

附图说明

图1是示出根据实施例的半导体装置的示意局部侧视图。

图2是示出半导体装置的从图1的左侧看的示意局部侧视图。

图3是示出中间连接器的示意局部平面图。

图4是示出中间连接器的一部分的示意局部透视图。

图5是半导体装置的电源系统的示意等效电路图。

图6是示出根据耦合电容的电源阻抗特性的曲线图。

图7是示出根据基板布线的电源阻抗特性的曲线图。

图8是示出根据LSI中的布线的电源阻抗特性的曲线图。

图9是示出根据阻尼电阻器的电源阻抗特性的曲线图。

图10是示出当耦合电容增加时的电源阻抗特性的曲线图。

图11是示出制造中间连接器的方法的视图。

图12是示出制造中间连接器的方法的视图。

图13是示出制造中间连接器的方法的视图。

图14是示出制造中间连接器的方法的视图。

图15是示出制造中间连接器的方法的视图。

图16是示出制造中间连接器的方法的视图。

图17是示出制造中间连接器的方法的视图。

图18是示出制造中间连接器的方法的视图。

具体实施方式

<实施例>

将参考图1至图18描述第一实施例。在附图中，相同的符号表示相同或对应的部分。在相同的构造中，有时省略构件的标号。

1.半导体装置的构造

如图1中所示，半导体装置100主要包括中间连接器1和LSI芯片(“半导体集成电路”的示例)2。该半导体装置100经由中间连接器1安装在电路基板50(诸如母基板等)上。LSI例如是CPU或MPU。

在下文中，添加到构件的标号的字母“V”指的是与施加到LSI芯片2的正电源电压相关的构件等，并且添加到构件的标号的字母“G”指的是与施加到LSI芯片2的接地电压相关的构件等。字母“S”指的是与输入到LSI芯片2/从LSI芯片2输出的信号相关的构件等。图3是中间连接器1的示意局部平面图。也可以说，图3大致示出LSI芯片2的凸块安装面2S，以用于具有与其相同的凸块布置。因此，图3还用于描述凸块安装面2S。

本实施例的LSI芯片2是具有凸块安装面2S的面阵型LSI，如图3中所示，在该凸块安装面2S上并联地布置：包括多个(在本实施例中为192个)电源焊盘21V的电源焊盘行21VL；包括多个(在本实施例中为192个)接地焊盘21G的接地焊盘行21GL；以及包括多个(在本实施例中为192个)信号焊盘21S的信号焊盘行21SL。如图3中所示，每一个焊盘行的并联布置的总数是192个示例。也就是说，在本实施例中，假设LSI芯片2具有192×192(36864)个焊盘数目和约23×23mm的芯片尺寸。在本实施例中，面阵的节距被设定为例如120μm(微米)。

在每一个焊盘21上，形成用于将LSI芯片2与中间连接器1连接的凸块22(见图1等)。在本实施例中，凸块22例如是Au(金)柱形凸块。

如图1中所示，中间连接器1包括多个电源汇流条11、多个接地汇流条12、多个薄膜绝缘体层13以及多个导电路径部分14。每一个电源汇流条11、每一个接地汇流条12和每一个薄膜绝缘体层13构成耦合电容器10。作为电容器10的介电层，薄膜绝缘体层13具有相对较高的介电常数。假设图1和其它附图中的箭头X方向是中间连接器1的宽度W方向，假设图2和其它附图中的箭头Y方向是中间连接器1的长度L方向，并且假设图1和其它附图中的箭头Z方向是中间连接器1的高度H方向(见图18)。

电源汇流条11、接地汇流条12和导电路径部分14的长度L和高度H等于中间连接器1的长度L和高度H。电源汇流条11、接地汇流条12和导电路径部分14的厚度T方向与中间连接器1的宽度W方向(箭头X方向)相同(见图18)，并且每一个厚度T(约120μm)远小于中间连接器1的宽度W(约23mm)。

每一个电源汇流条11具有细长薄板的形式以及至少是LSI芯片2的电源焊盘行21VL的长度的长度，且被连接到电源焊盘行21VL的每一个电源焊盘21V。

类似地，每一个接地汇流条12具有细长薄板的形式以及至少是LSI芯片2的接地焊盘行21GL的长度的长度，且被连接到接地焊盘行21GL的每一个接地焊盘21G。电源汇流条11和接地汇流条12由低电阻金属导体(诸如薄铜板)制成，并且具有例如约120μm的厚度T、约3mm的高度H以及约23毫米的长度L(见图16和图18)。本发明不限于此，并且汇流条11和12可以由例如碳等制成。

类似地，每一个导电路径部分14具有细长薄板的形式以及至少是信号焊盘行21SL的长度的长度，且包括：多个信号线(导电路径)15，其将被连接到信号焊盘行21SL的每一个信号焊盘21S；以及绝缘体部分16。所述多个信号线15被形成在绝缘体部分16的内部。

以与LSI芯片2的电源焊盘行21VL、接地焊盘行21GL和信号焊盘行21SL的并联布置对应的并联布置，将每一个均在直立状态下的电源汇流条11、接地汇流条12和导电路径部分14接合在一起，使得薄板的纵向方向(图2中的箭头Y方向)平行于LSI芯片2的凸块安装面2S(见图1至图4)。即，在本实施例中，电源汇流条11、接地汇流条12和导电路径部分14形成在竖直方向上的平面结构。

如图3中所示，待连接到LSI芯片2的连接面11S(其为电源汇流条11的上端面)包括与所述多个电源焊盘21V对应的多个连接器侧电源焊盘18V；并且待连接到LSI芯片2的连接面12S(其为接地汇流条12的上端面)包括与所述多个接地焊盘21G对应的多个连接器侧接地焊盘18G。

如图4中所示，在每一个连接器侧电源焊盘18V的下部中以及在每一个连接器侧接地焊盘18G的下部中，形成具有比电源汇流条11和接地汇流条12的薄层电阻高的薄层电阻的阻尼电阻器Rd。阻尼电阻器Rd具有例如由金属基高电阻材料制成的薄板的形式。金属基高电阻材料是例如TaN(氮化钽)。

电源汇流条11、接地汇流条12和信号线15每一个均经由基板侧凸块19连接到电路基板50。假设电路基板50具有正常的在水平方向上的平面结构，并且信号线15通过电路基板50散开。

2.电源阻抗的模拟

图5示出与在模拟中使用的LSI芯片2的电源阻抗Zs相关的示意等效电路。

作为等效电路的参数，至少使用以下参数：在LSI芯片2的晶体管电路的附近形成的Vdd和Gnd之间的电容C1；LSI芯片2的晶体管电路和焊盘21之间的布线电阻R1和电感L1；阻尼电阻器Rd；以及耦合电容器10的单位长度电容Cs。

这里，每一个值被设定如下：C1＝90pF，R1＝5.16mΩ，L1＝0.05nH

关于每一个汇流条11和12的尺寸，厚度T(图4中的箭头X方向上的长度)被设定为100μm，高度H(图4中的箭头Z方向上的长度)被设定为3mm，并且长度L(图4中的箭头Y方向上的长度)被设定为30mm。在图6至图10中，竖直轴线以dB示出分流直通中的反射比。直线的示出为约-50dB的等级对应于约0.1Ω的电源阻抗Zs。

图6示出当未设置阻尼电阻器Rd并且单位长度电容Cs为500pF/mm(对应于总共75nF)时的电源阻抗Zs的模拟结果。

图7示出在印刷基板上使用铜布线作为电源线的情况(这是正常情况)下的电源阻抗Zs的模拟的结果。在这种情况下，铜图案的厚度T、宽度W、长度L分别被设定为48μm、100μm和30mm，并且将具有1F的电容的耦合电容器Co添加到LSI芯片2的正下方。

图6和图7的不同在于：在10MHz处的电源阻抗Zs分别是-70dB和-64dB，并且在使用汇流条11和12的图6中，提供从DC到10MHz的非常低的电源阻抗Zs。电源阻抗Zs为-50dB(0.1Ω)时的频率分别是130MHz和80Mz，这表明使用汇流条11和12的情况能够将低电源阻抗Zs保持到较高的频率。

在图6中，反谐振点出现在400MHz和2GHz处，并且在图7中，反谐振点出现在1.2GHz处。考虑由汇流条11和12形成的等效于75nF的耦合电容器10有助于图6中的400MHz的反谐振点。另外，图7示出：即使在将具有1F的电容的耦合电容器Co添加在LSI芯片2的正下方时，也不能在80MHz以上实现“电源阻抗Zs＝0.1Ω”的关系。

图8示出施加到LSI芯片2的晶体管电路的附近的导线(电源线)的影响的模拟。在这种情况下，示出：当电源线(铜)的厚度T是5μm时，存在与约400MHz处的反谐振点的峰值相关的阻尼效应(见图6)。

图9示出在LSI芯片2和汇流条11、12之间(在该实施例中，在汇流条11、12的每一个连接面(上端面)11S和12S上)添加阻尼电阻器Rd的情况。约100MHz处的反谐振点的峰值由阻尼电阻器Rd衰减。相反，期望的是阻尼电阻器Rd具有最佳值，以便提高基本阻抗(接近于DC的频率的阻抗)。从模拟已经确认出阻尼电阻器Rd的最佳值是0.125Ω。模拟显示：在这种情况下，当LSI芯片2中的电容C1从90pF改变到4000pF时，约1GHz处的反谐振点消失，并且在10MHz至1GHz的范围内可实现约-50dB。

图10示出在提供图9的阻尼电阻器Rd的情况下单位长度电容Cs从500pF/mm改变到5000pF/mm的情况。表明：在这种情况下，出现在约100MHz处的反谐振点几乎消失。

3.制造中间连接器的方法

接着，将参考图11至图18描述制造中间连接器的方法。

首先，如图11中所示，例如，将用于形成导电路径部分14的绝缘体部分16的有机材料16A附接到铜板11A上，用于形成电源汇流条11(对应于“形成电源汇流条的步骤”的一部分)。铜板11A具有120μm的厚度、几十厘米的长度(例如60cm)以及约3mm的宽度(对应于电源汇流条11的高度H)(见图16)。有机材料16A的厚度例如是50μm。有机材料16A例如是BT(双马来酰亚胺三嗪)树脂、ABF(味之素积层膜)等。

随后，如图12中所示，在有机材料16A上放置用于形成信号线15的具有例如50μm的厚度的铜板15A。随后，如图13中所示，将铜板15A蚀刻以形成信号线15。此后，如图14中所示，用有机材料16B进行回蚀刻，并且在其上粘附例如50μm的有机材料16C(对应于“形成导电路径部分的步骤”的一部分)。导电路径部分14也可以通过普通减成法或半加成法来生产。随后，在铜板11A的面(其是待成为电源汇流条11的上端面11S的面)上形成阻尼电阻器Rd，并且在阻尼电阻器Rd上形成焊盘18V。

另一方面，如图15中所示，例如用有机绝缘材料涂布用于形成接地汇流条12的铜板12A，该有机绝缘材料将成为电容器10的薄膜绝缘体层13(对应于“形成接地汇流条的步骤”和“形成绝缘体层的步骤”的一部分)。有机绝缘材料期望地通过使用旋涂等形成为1μm或更小，例如0.4μm等。还能够施加绝缘无机材料作为薄膜绝缘体层13。随后，通过使用溅射等用铜11B闪光涂布薄膜绝缘体层13的表面。随后，在铜板12A的面(其是将成为接地汇流条12的上面12S的面)上形成阻尼电阻器Rd，并且在阻尼电阻器Rd上形成焊盘18G。

接着，将图14的铜板11A的表面以及图15的闪光涂布有铜11B的表面粗糙化。随后，通过使用硅烷偶联剂等将铜板11A的表面和铜11B的表面彼此强力地粘附，以如图16中所示形成用于形成中间连接器1的单元1A(对应于“接合步骤”的一部分)。

随后，如图17中所示，多个(在本实施例中为八个)单元1A彼此接合(多重化)以形成用于中间连接器1的一次中间物1B，即，单元1A的叠层(一次中间物形成步骤以及接合步骤)。例如如下实现单元1A的多重化。当形成导电路径部分14时，将信号线15形成在作为有机材料16A的热固性BT树脂片上。同时，在整个面上用作为有机材料16C的热固性BT树脂片涂布待层叠的下一个单元1A的接地汇流条12。然后，通过用两层BT树脂片夹住信号线15并将这些层热固化，能够与导电路径部分14的形成同时地使单元1A多重化。也能够通过与制造普通多层板的方法相同的方法进行单元1A的多重化。

随后，通过例如激光将一次中间物1B切割成与LSI芯片2的尺寸(在本实施例中为约23mm)对应的条形式，以形成用于中间连接器1的多个二次中间物1C(二次中间物形成步骤)。

随后，将多个(在本实施例中为八个)二次中间物1C彼此接合以如图18中所示形成中间连接器1(连接器形成步骤以及接合步骤)。即，形成中间连接器1，在中间连接器1中，与电源焊盘行21VL、接地焊盘行21GL和信号焊盘行21SL的并联布置对应地，并联布置每一个均在直立状态下的电源汇流条11、接地汇流条12和导电路径部分14，使得薄板的纵向方向(箭头Y方向)平行于半导体集成电路2的凸块安装面2S。

例如，通过使用热固性BT树脂片，与使单元1A多重化的方法类似地进行二次中间物1C的接合。即，通过在两个二次中间物1C的接合部分中形成的BT树脂片，将两个二次中间物1C中的一个二次中间物1C的导电路径部分14的信号线15夹住，并且通过热固化，能够与两个二次中间物1C中的一个二次中间物1C的导电路径部分14的形成同时地接合另一个二次中间物1C。

4.实施例的效果

由每一个均呈薄板的形式的汇流条11和12和呈薄板的形式的导电路径部分14将电力和信号供应至将焊盘行21GL和21VL并联布置的LSI芯片2。与LSI芯片2的焊盘的并联布置对应地，并联布置每一个均在直立状态下的电源汇流条11、接地汇流条12和导电路径部分14，使得薄板的纵向方向(图2中的箭头Y方向)平行于LSI芯片2的凸块安装面2S。即，在本实施例中，换句话说，中间连接器被构造成具有在竖直方向上的平面结构。因此，根据本构造的中间连接器1，如与由具有在水平方向上的平面结构的多层板构造的传统中间连接器相比，在不需要形成通孔等的情况下，在将电源的低阻抗状态保持到高频区域的情况下，能够应对具有大量焊盘的半导体集成电路。

另外，在电源汇流条11与接地汇流条12之间设置薄膜绝缘体层13。因此，能够用电源汇流条11、接地汇流条12和薄膜绝缘体层13形成电容器10。这允许以包括汇流条11和12作为中间连接器1的构造将低电源阻抗保持到高频区域。

而且，能够通过阻尼电阻器Rd来改进中间连接器1的电源阻抗特性。

<其它实施例>

本发明不限于由以上说明和附图所描述的实施例，而是，例如如下的实施例也被包括在本发明的技术范围中。

(1)尽管以上实施例例示了在电源汇流条11的连接面(上端面)11S上和接地汇流条12的连接面(上端面)12S上形成阻尼电阻器Rd的构造，本发明不限于此。例如，阻尼电阻器Rd可以仅被形成在电源汇流条11的连接面(上端面)11S上，或者仅被形成在接地汇流条12的连接面(上端面)12S上。此外，可以省略阻尼电阻器Rd。

(2)电源汇流条可以包括具有不同电源电压的多种类型的电源汇流条。在这种情况下，能够应对LSI芯片2需要具有不同电源电压(诸如3V(伏特)和1V)的多种类型的电源汇流条的情况。此时，例如，能够构造使得单个单元1A包括具有不同电源电压的多种类型的电源汇流条，并且还能够构造使得每一个单元1A的电源电压不同。

(3)电源汇流条11、接地汇流条12和导电路径部分14以任意顺序并联布置。即，顺序可以被适当地改变以便对应于LSI芯片2的电源焊盘行、接地焊盘行和信号焊盘行的并联布置。例如，并联布置的顺序可以是导电路径部分14、接地汇流条12、电源汇流条11，或者可以是导电路径部分14、电源汇流条11、电源汇流条11、接地汇流条12、接地汇流条12。

(4)以上实施例例示了LSI芯片2的芯片尺寸被设定为约23×23mm、焊盘数目为192×192(36864)个并且焊盘节距为120μm并且中间连接器1与LSI芯片2的焊盘对应的构造。然而，本发明不限于此。即，本申请的中间连接器也能够被应用于具有其它可选芯片尺寸、焊盘数目和焊盘节距的LSI芯片。

符号的说明

1：中间连接器

1A：单元

1B：一次中间体

1C：二次中间体

2：LSI芯片(半导体集成电路)

2S：凸块安装面

10：耦合电容器

11：电源汇流条

11S：电源汇流条的上端面(连接面)

12：接地汇流条

12S：接地汇流条的上端面(连接面)

13：薄膜绝缘体层

14：导电路径部分

15：信号线(导电路径)

21G：接地焊盘

21GL：接地焊盘行

21S：信号焊盘

21SL：信号焊盘行

21V：电源焊盘

21VL：电源焊盘行

100：半导体装置

Rd：阻尼电阻器