一种亚阈值有比逻辑电路及芯片

摘要

本发明涉及一种亚阈值有比逻辑电路及芯片，包括上拉模块、电压调节模块、上拉PMOS管及与上拉模块对应导通或截止的下拉模块；上拉模块的第一端连接提供输入信号的外部电路，上拉模块的第二端连接上拉PMOS管的源极和电源，上拉模块的第三端连接电压调节模块的第二端；电压调节模块的第一端连接提供补偿信号的补偿调整电路，电压调节模块的第三端接地，电压调节模块的第二端与上拉模块的第三端的连接节点还连接上拉PMOS管的栅极；上拉PMOS管的漏极连接亚阈值有比逻辑电路的输出端，上拉PMOS管的漏极还连接下拉模块的第二端，下拉模块的第一端连接外部电路，下拉模块的第三端接地。本发明加速信号传递，强化在输出零值时输出端电平下拉能力，自适应性强。