一种改进型Data-aware结构的亚阈值SRAM电路

摘要

针对传统Data-aware结构SRAM读操作过程中出现的行半选择带来的功耗浪费问题,提出了一种改进型data-aware 9T结构的SRAM电路.与传统SRAM相比,该结构通过Cross-Point读的访问方式解决了读过程中被选中行中,由于半选择单元存在读通路引起的位线功耗浪费问题.实验数据表明,提出的SRAM电路,至多可以降低514%位线上消耗的功耗.测试电路采用0.13μm工艺,设计了一个16kb SRAM电路,工作电压为420mV,平均功耗为5.37μW.