一种亚阈值SRAM读写辅助电路

摘要

本发明提供的一种亚阈值SRAM读写辅助电路，包括：第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、NMOS晶体管、电容和反相器。第一PMOS晶体管栅极连接读辅助控制信号，用于连接电源的正极和VDDWL。第二PMOS晶体管栅极连接读加速控制信号，用于连接电源的正极和VDDWL。第三PMOS晶体管栅极连接输入信号，用于连接VDDWL和字线。第四PMOS晶体管MP4栅极连接读辅助控制信号，用于连接电源的地线和字线。NMOS晶体管栅极连接输入信号，用于连接电源的地线GND。电容上极板连接字线，下极板连接反相器的输出。反相器输入为写辅助控制信号。本发明在保证读稳定性的前提下，实现了SRAM的快速访问。并且利用电容的耦合作用抬高字线使字线电压高于电源电压，实现写辅助。

说明书

技术领域

本发明涉及存储器访问技术领域，特别是涉及一种亚阈值SRAM读写辅助电路。

背景技术

随着单元供电电压的降低，SRAM（Static Random Access Memory，静态随机访问存储器）的读稳定性和写能力下降。SRAM在进行读操作时，单元内部存储数据极易发生改变，造成SRAM功能错误。字线欠压读辅助电路是一种常用的读辅助电路，但是传统的读辅助电路对SRAM的访问时间和写能力产生了负面的影响。如何实现在保证读稳定性的前提下，减小访问时间，并加强写能力，成为一个亟待解决的技术问题。

发明内容

本发明的目的是提供一种亚阈值SRAM读写辅助电路，以实现在保证读稳定性的前提下，减小访问时间，并加强写能力。

为实现上述目的，本发明提供了如下方案：

一种亚阈值SRAM读写辅助电路，所述辅助电路包括：第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、NMOS晶体管、电容和反相器；

所述第一PMOS晶体管的源极和所述第二PMOS晶体管的源极均与电源的正极连接，所述第一PMOS晶体管的漏极和所述第二PMOS晶体管的漏极均与所述第三PMOS晶体管的源极连接，所述第一PMOS晶体管的栅极与读辅助控制信号连接，所述第二PMOS晶体管的栅极与读加速控制信号连接；

所述第三PMOS晶体管的漏极、所述NMOS晶体管的漏极、所述第四PMOS晶体管的源极和所述电容的正极板均与字线连接；所述第三PMOS晶体管的栅极和所述NMOS晶体管的栅极均与输入信号连接；所述NMOS晶体管的源极与电源的地线连接；

所述第四PMOS晶体管的漏极与电源的地线连接，所述第四PMOS晶体管的栅极与读辅助控制信号连接；

所述电容的负极板与反相器的输出端连接，所述反相器的输入端连接写辅助控制信号。

可选的，当进行欠压读辅助操作时：读辅助控制信号为低电平，读加速控制信号为高电平，此时，第一PMOS晶体管和第四PMOS晶体管导通，第二PMOS晶体管断开。

可选的，输入信号为低电平时，第三PMOS晶体管导通，NMOS晶体管断开，字线的输出电压为经第一PMOS晶体管、第三PMOS晶体管和第四PMOS晶体管分压后的中间电平电压.

可选的，当输入信号为高电平时，第三PMOS晶体管断开，NMOS晶体管导通，字线的输出电压为经NMOS晶体管拉低后的低电平电压。

可选的，当进行读加速操作时：读辅助控制信号为高电平，读加速控制信号为低电平，此时，第一PMOS晶体管和第四PMOS晶体管断开，第二PMOS晶体管导通。

可选的，输入信号为低电平时，第三PMOS晶体管导通，NMOS晶体管断开，通过对电容充电，使字线的输出电压增加至电源的电压，然后，将读加速控制信号设置为高电平，使第二PMOS晶体管断开，并通过写辅助控制信号抬高电容的下极板电压，使字线的输出电压高于电源的电压。

可选的，当输入信号为高电平时，第三PMOS晶体管断开，NMOS晶体管导通，字线的输出电压为经NMOS晶体管拉低后的低电平电压。

根据本发明提供的具体实施例，本发明公开了以下技术效果：

本发明提供的一种亚阈值SRAM读写辅助电路，所述辅助电路包括：第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、NMOS晶体管、电容和反相器；所述第一PMOS晶体管的源极和所述第二PMOS晶体管的源极均与电源的正极连接，所述第一PMOS晶体管的漏极和所述第二PMOS晶体管的漏极均与所述第三PMOS晶体管的源极连接，所述第一PMOS晶体管的栅极与读辅助控制信号连接，所述第二PMOS晶体管的栅极与读加速控制信号连接；所述第三PMOS晶体管的漏极、所述NMOS晶体管的漏极、所述第四PMOS晶体管的源极和所述电容的正极板均与字线连接；所述第三PMOS晶体管的栅极和所述NMOS晶体管的栅极均与输入信号连接；所述NMOS晶体管的源极与电源的地线连接；所述第四PMOS晶体管的漏极与电源的地线连接，所述第四PMOS晶体管的栅极与读辅助控制信号连接；所述电容的负极板与反相器的输出端连接，所述反相器的输入端连接写辅助控制信号。本发明在保证读稳定性的前提下，实现了SRAM的快速访问。并且利用电容的耦合作用抬高字线使字线电压高于电源电压，实现写辅助。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的一种亚阈值SRAM读写辅助电路的电路图；

图2为本发明提供的一种亚阈值SRAM读写辅助电路的工作原理图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的目的是提供一种亚阈值SRAM读写辅助电路，以实现在保证读稳定性的前提下，减小访问时间，并加强写能力。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

如图1所示，本发明公开了一种亚阈值SRAM读写辅助电路，所述辅助电路包括：第一PMOS晶体管MP1、第二PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4、NMOS晶体管MN1、电容CAP和反相器INV。

所述第一PMOS晶体管MP1的源极和所述第二PMOS晶体管MP2的源极均与电源的正极

所述第三PMOS晶体管MP3的漏极、所述NMOS晶体管MN1的漏极、所述第四PMOS晶体管MP4的源极和所述电容CAP的正极板均与字线

所述第四PMOS晶体管MP4的漏极与电源的地线连接，所述第四PMOS晶体管MP4的栅极与读辅助控制信号

所述电容CAP的负极板与反相器INV的输出端连接，所述反相器INV的输入端连接写辅助控制信号

其工作原理为：如图2所示，当进行欠压读辅助操作时：读辅助控制信号

当进行读加速操作时：读辅助控制信号

本发明具体功能实现如下，字线上升的开始阶段，第一PMOS晶体管MP1、第四PMOS晶体管MP4打开，第二PMOS晶体管MP2关断。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。