首页> 外文期刊>電子情報通信学会技術研究報告. 集積回路. Integrated Circuits and Devices >55nm超低リークDDC技術を用いたサブスレッショルドSRAM/Logic回路
【24h】

55nm超低リークDDC技術を用いたサブスレッショルドSRAM/Logic回路

机译:使用55 nm超低泄漏DDC技术的亚阈值SRAM /逻辑电路

获取原文
获取原文并翻译 | 示例
           

摘要

本稿では55nm超低リークDDC技術によるULL(Ultra-Low Leakage)トランジスタを用いた回路特性の評価結果を報告する.6T SRAMでは電源電圧200mVまで動作が認められ、FIRフィルターでは4.5pJ/cycleの消費効率を得ることができた.
机译:在本文中,我们通过ULL(超低泄漏)晶体管通过55nm超低泄漏DDC技术报告了电路特性的评估结果。 6T SRAM已观察到高达200 MV的电源电压,FIR滤波器能够获得4.5 PJ /循环的消耗效率。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号