一种基于对数量化的低比特高效深度卷积神经网络硬件加速设计方法、模块及系统

摘要

本发明公开了一种基于对数量化的低比特高效深度卷积神经网络硬件加速设计方法，包括以下步骤：S1：基于对数域实现低比特高精度的非均匀定点数量化，用多个量化码本对全精度的预训练神经网络模型进行量化；S2：将量化的范围通过引入偏置移位参数控制，在极低比特非均匀量化的情况下，自适应寻找最优量化策略的算法，补偿量化误差。本发明还公开了采用该方法的一维、二维脉动阵列处理模块和系统。本发明能够有效降低硬件复杂度和功耗。